本文關(guān)鍵詞：PXI-E總線專用高速信號采集模塊研制，由筆耕文化傳播整理發(fā)布。

【摘要】：在某些雷達對抗試驗中,為了精確地評估試驗效果,需要設(shè)計高速采集系統(tǒng)對雷達回波信號、同步脈沖等進行采集,并對采集的數(shù)據(jù)進行分析,同時提供大容量存儲系統(tǒng)能力,以便于用戶事后對雷達對抗試驗數(shù)據(jù)進行分析。本文的目的是研制PXI-E總線專用高速信號采集模塊,該模塊可以為雷達對抗試驗后續(xù)的試驗數(shù)據(jù)處理提供數(shù)據(jù)來源,進而對提高雷達對抗試驗中試驗效果分析水平有重要的意義。硬件設(shè)計上,以FPGA作為核心處理器,采用TI公司的ADS5407作為核心芯片,實現(xiàn)了對2路雷達回波信號的采集,其采樣率最高能達到每通道500MSa/s。以AD采樣時鐘同時對2路模擬信號和6路脈沖信號進行處理,實現(xiàn)了對模擬信號和脈沖信號的同步采集。采用前端調(diào)理電路分別對模擬信號進行調(diào)理以滿足AD輸入的需求和對脈沖信號進行調(diào)理以被后端數(shù)字電路正確識別,同時將2路外觸發(fā)信號與脈沖信號同時進行了調(diào)理。為了實現(xiàn)對信號靈活多樣的捕捉,利用FPGA實現(xiàn)了外觸發(fā)、內(nèi)觸發(fā)和軟觸發(fā)的選擇與使用。利用FPGA邏輯與DDR3 SDRAM共同實現(xiàn)了“示波器”模式和連續(xù)采集模式兩種不同的工作模式。其中“示波器”模式將數(shù)據(jù)存儲在FPGA內(nèi)部的雙端口RAM中,而連續(xù)采集模式可將數(shù)據(jù)存儲至外部DDR3 SDRAM中,板上緩存為1GBytes。采用帶有PCI Express硬核的FPGA實現(xiàn)了PCI Express接口技術(shù),同時利用FPGA內(nèi)部的DMA硬核實現(xiàn)了數(shù)據(jù)的DMA傳輸。軟件設(shè)計上,采用NI-VISA與CVI共同開發(fā)了PXI-E總線專用高速信號采集模塊的驅(qū)動程序。在Lab Windows/CVI軟件平臺上開發(fā)該模塊的功能軟件,提供了“示波器”功能軟件,用于在雷達系統(tǒng)調(diào)試階段對雷達回波信號進行時域分析與頻域分析;還提供了連續(xù)采集功能軟件用于將采集的數(shù)據(jù)存儲到高速存儲系統(tǒng)中,同時提供了波門壓縮技術(shù)以節(jié)省存儲空間。最后,對PXI-E總線專用高速信號采集模塊進行了測試與驗證。文中分別對模擬通道的輸入阻抗、采集精度、采樣速度和動態(tài)性能進行了測試,同時對脈沖通道的邏輯電平進行了測試,測試結(jié)果表明,本模塊的硬件設(shè)計符合要求。
【關(guān)鍵詞】：高速數(shù)據(jù)采集 PXI Express DMA
【學位授予單位】：哈爾濱工業(yè)大學
【學位級別】：碩士
【學位授予年份】：2015
【分類號】：TN974
【目錄】：

• 摘要4-5
• Abstract5-10
• 第1章 緒論10-15
• 1.1 課題研究背景、目的及意義10
• 1.2 國內(nèi)外研究現(xiàn)狀及分析10-14
• 1.2.1 數(shù)據(jù)采集系統(tǒng)現(xiàn)狀10-12
• 1.2.2 總線接口技術(shù)現(xiàn)狀12-13
• 1.2.3 虛擬數(shù)字示波器現(xiàn)狀13-14
• 1.3 課題主要研究內(nèi)容14
• 1.4 本文結(jié)構(gòu)14-15
• 第2章 設(shè)計方案15-22
• 2.1 功能要求及性能指標15-16
• 2.2 系統(tǒng)總體方案16
• 2.3 系統(tǒng)硬件設(shè)計方案16-19
• 2.3.1 前端信號調(diào)理模塊方案設(shè)計17-18
• 2.3.2 數(shù)據(jù)采集模塊方案設(shè)計18
• 2.3.3 數(shù)據(jù)分流&緩存模塊方案設(shè)計18
• 2.3.4 觸發(fā)控制模塊方案設(shè)計18-19
• 2.3.5 傳輸控制模塊方案設(shè)計19
• 2.4 系統(tǒng)軟件設(shè)計方案19-21
• 2.4.1 方案選擇20
• 2.4.2 方案設(shè)計20-21
• 2.5 本章小結(jié)21-22
• 第3章 硬件設(shè)計22-40
• 3.1 前端調(diào)理模塊設(shè)計22-25
• 3.1.1 模擬信號調(diào)理電路22-24
• 3.1.2 模擬信號調(diào)理控制邏輯24-25
• 3.1.3 脈沖/觸發(fā)信號調(diào)理電路25
• 3.2 數(shù)據(jù)采集模塊設(shè)計25-30
• 3.2.1 模數(shù)轉(zhuǎn)換電路及采樣時鐘電路設(shè)計26-27
• 3.2.2 數(shù)據(jù)采集控制27-29
• 3.2.3 數(shù)據(jù)處理29-30
• 3.3 觸發(fā)控制模塊設(shè)計30-31
• 3.4 數(shù)據(jù)分流&緩存模塊設(shè)計31-35
• 3.4.1“示波器”工作模式31-32
• 3.4.2 連續(xù)采集工作模式32-35
• 3.5 傳輸控制模塊設(shè)計35-39
• 3.5.1 PXIe接口電路設(shè)計35-36
• 3.5.2 PXIe接口邏輯設(shè)計36-37
• 3.5.3 DMA驅(qū)動器模塊37-39
• 3.6 本章小結(jié)39-40
• 第4章 軟件設(shè)計40-53
• 4.1 驅(qū)動程序設(shè)計40-41
• 4.1.1 基本傳輸程序設(shè)計40
• 4.1.2 DMA傳輸程序設(shè)計40-41
• 4.2 功能軟件設(shè)計41-52
• 4.2.1“示波器”功能軟件設(shè)計43-48
• 4.2.2 連續(xù)采集功能軟件設(shè)計48-52
• 4.3 本章小結(jié)52-53
• 第5章 測試及驗證53-64
• 5.1 硬件調(diào)試53
• 5.2 模擬通道測試53-61
• 5.2.1 模擬信號采集精度測試53-55
• 5.2.2 模擬信號采集功能測試55-59
• 5.2.3 模擬通道動態(tài)性能測試59-61
• 5.3 脈沖通道測試61-63
• 5.3.1 脈沖信號采集功能測試61-62
• 5.3.2 邏輯電平測試62-63
• 5.4 本章小結(jié)63-64
• 結(jié)論64-65
• 參考文獻65-68
• 攻讀學位期間發(fā)表的學術(shù)論文68-70
• 致謝70

【參考文獻】

中國碩士學位論文全文數(shù)據(jù)庫 前4條

1 徐聰;PXIExpress接口套件開發(fā)[D];哈爾濱工業(yè)大學;2011年

2 姜碧瓊;基于LabVIEW的虛擬示波器的設(shè)計[D];西北農(nóng)林科技大學;2008年

3 陶登攀;虛擬示波器的設(shè)計與實現(xiàn)[D];重慶大學;2013年

4 王玉澤;高速數(shù)據(jù)采集及回波實時傳輸裝置研制[D];哈爾濱工業(yè)大學;2013年

  本文關(guān)鍵詞：PXI-E總線專用高速信號采集模塊研制，由筆耕文化傳播整理發(fā)布。

，

本文編號：365600