現(xiàn)代戰(zhàn)場的電磁環(huán)境日趨復(fù)雜,數(shù)字陣列雷達(dá)采用數(shù)字波束形成技術(shù)能夠靈活控制波束指向且同時實(shí)現(xiàn)收發(fā)多波束,達(dá)到多目標(biāo)的探測跟蹤的能力,同時信號接收處理采用軟件實(shí)現(xiàn)自適應(yīng)零點(diǎn),具有多功能和較強(qiáng)的抗干擾能力的特性,已經(jīng)成為相控陣?yán)走_(dá)技術(shù)領(lǐng)域研究的熱點(diǎn)。而作為雷達(dá)收發(fā)通道數(shù)字化的關(guān)鍵構(gòu)成部分,數(shù)字TR組件因其內(nèi)部固有數(shù)字系統(tǒng)架構(gòu),在可靠性、實(shí)時可控、發(fā)射信號復(fù)雜度和波形質(zhì)量以及正交解調(diào)幅相一致性等方面與傳統(tǒng)的TR組件相比具有更大的優(yōu)勢。數(shù)字陣列雷達(dá)體積小型化趨勢促使高密度組裝技術(shù)開始應(yīng)用于數(shù)字TR組件的實(shí)現(xiàn)。其中基于低溫共燒陶瓷工藝（LTCC）的多芯片組技術(shù)（MCM）具有較好的高頻特性和散熱特性,同時其內(nèi)部可填埋無源器件的特征使其能夠達(dá)到較高的集成度,為數(shù)字TR組件高密度集成提供了有效的技術(shù)途徑。本文重點(diǎn)研究數(shù)字TR組件的數(shù)字部分電路和組裝結(jié)構(gòu)的的設(shè)計(jì)。該系統(tǒng)采用FPGA芯片作為控制和數(shù)據(jù)處理的核心,DDRII完成數(shù)據(jù)緩存,而光接口作為TR組件與后級雷達(dá)信號處理機(jī)連接的高速數(shù)據(jù)傳輸通道。而發(fā)射通道中信號產(chǎn)生采用專用DDS芯片方案,可實(shí)時合成高性能的復(fù)雜雷達(dá)波形;接收通道中采用AD芯片和FPGA共... 

【文章來源】：電子科技大學(xué)四川省211工程院校985工程院校教育部直屬院校

【文章頁數(shù)】：82 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
Abstract
第一章 緒論
    1.1 研究背景
    1.2 發(fā)展現(xiàn)狀
    1.3 文章結(jié)構(gòu)安排
第二章 高密度組裝數(shù)字TR組件關(guān)鍵技術(shù)
    2.1 數(shù)字TR組件介紹
    2.2 數(shù)字TR組件發(fā)射通道DDS技術(shù)
    2.3 數(shù)字TR組件接收通道DDC技術(shù)
        2.3.1 DDC基本原理
        2.3.2 窄帶DDC實(shí)現(xiàn)結(jié)構(gòu)介紹
        2.3.3 寬帶DDC實(shí)現(xiàn)結(jié)構(gòu)介紹
    2.4 高密度集成技術(shù)研究
        2.4.1 MCM封裝技術(shù)介紹
        2.4.2 LTCC工藝介紹
    2.5 本章小結(jié)
第三章 硬件電路設(shè)計(jì)
    3.1 系統(tǒng)總體方案
    3.2 FPGA電路設(shè)計(jì)
        3.2.1 FPGA簡介
        3.2.2 器件選型
        3.2.3 外圍電路設(shè)計(jì)
    3.3 AD部分電路設(shè)計(jì)
        3.3.1 芯片選型
        3.3.2 原理電路設(shè)計(jì)
    3.4 DDS電路設(shè)計(jì)
        3.4.1 芯片簡介
        3.4.2 端口連接關(guān)系
        3.4.3 外圍電路設(shè)計(jì)
    3.5 存儲器模塊設(shè)計(jì)
        3.5.1 存儲方案選擇
        3.5.2 外圍電路設(shè)計(jì)
    3.6 光纖高速串行收發(fā)模塊設(shè)計(jì)
        3.6.1 硬件方案
        3.6.2 具體電路設(shè)計(jì)
    3.7 時鐘同步電路設(shè)計(jì)
        3.7.1 FPGA時鐘電路
        3.7.2 接收雙通道的同步時鐘電路
        3.7.3 發(fā)射通道同步時鐘電路
    3.8 電源電路設(shè)計(jì)分析
        3.8.1 需求分析
        3.8.2 方案設(shè)計(jì)
    3.9 本章小結(jié)
第四章 高密度組裝版圖結(jié)構(gòu)工藝研究
    4.1 基于LTCC工藝的 3D_MCM封裝
    4.2 系統(tǒng)指標(biāo)及規(guī)格
        4.2.1 系統(tǒng)集成關(guān)鍵指標(biāo)
        4.2.2 系統(tǒng)整體物理規(guī)格
    4.3 數(shù)字TR組件器件板層結(jié)構(gòu)和版圖設(shè)計(jì)
        4.3.1 子模塊層疊結(jié)構(gòu)布局
        4.3.2 基板內(nèi)部區(qū)域劃分
        4.3.3 基板內(nèi)部層疊結(jié)構(gòu)
        4.3.4 版圖布線
    4.4 LTCC工藝設(shè)計(jì)
        4.4.1 基板材料選擇
        4.4.2 制作工藝流程
    4.5 設(shè)計(jì)中需要考慮的因素
        4.5.1 可分塊調(diào)試設(shè)計(jì)
        4.5.2 信號完整性
        4.5.3 散熱問題
        4.5.4 可靠性
    4.6 本章小結(jié)
第五章 程序設(shè)計(jì)及系統(tǒng)模塊電路功能驗(yàn)證
    5.1 接收通道驗(yàn)證
        5.1.1 寬帶DDC設(shè)計(jì)
        5.1.2 窄帶DDC設(shè)計(jì)
        5.1.3 測試流程
    5.2 發(fā)射通道驗(yàn)證
        5.2.1 方案及程序設(shè)計(jì)
        5.2.2 測試流程
    5.3 存儲器模塊功能驗(yàn)證調(diào)試
        5.3.1 IP核程序設(shè)計(jì)
        5.3.2 讀寫功能測試結(jié)果
    5.4 光接口模塊功能驗(yàn)證調(diào)試
    5.5 本章小結(jié)
第六章 總結(jié)與展望
    6.1 本文總結(jié)
    6.2 后續(xù)工作展望
致謝
參考文獻(xiàn)
在校期間研究成果


【參考文獻(xiàn)】：
期刊論文
[1]電子器件的微組裝技術(shù)[J]. 盧坤蕊,王明.  安徽電子信息職業(yè)技術(shù)學(xué)院學(xué)報(bào). 2010(04)
[2]基于熱疊加模型的疊層3D多芯片組件芯片熱布局優(yōu)化研究[J]. 梁穎,黃春躍,閻德勁,李天明.  電子學(xué)報(bào). 2009(11)
[3]多芯片組件（MCM）技術(shù)[J]. 蓋紅星,王靜,王寶友.  信息技術(shù)與標(biāo)準(zhǔn)化. 2008(05)
[4]低溫共燒陶瓷基板及其封裝應(yīng)用[J]. 龍樂.  電子與封裝. 2006(11)
[5]MCM-C和HIC的元器件安裝工藝技術(shù)[J]. 何中偉.  集成電路通訊. 2006(02)
[6]MCM-C和HIC的元器件安裝工藝技術(shù)[J]. 何中偉.  集成電路通訊. 2006 (02)
[7]基于近似最佳一致逼近原理的FIR數(shù)字濾波器[J]. 秦毅,毛永芳,秦樹人.  重慶大學(xué)學(xué)報(bào)(自然科學(xué)版). 2006(05)
[8]數(shù)字陣列雷達(dá)及其進(jìn)展[J]. 吳曼青.  中國電子科學(xué)研究院學(xué)報(bào). 2006(01)
[9]高速數(shù)據(jù)采集控制系統(tǒng)MCM-C的工藝設(shè)計(jì)與制造[J]. 何中偉,周冬蓮,杜松.  集成電路通訊. 2005(04)
[10]高速數(shù)據(jù)采集控制系統(tǒng)MCM-C的工藝設(shè)計(jì)與制造[J]. 何中偉,周冬蓮,杜松.  集成電路通訊. 2005 (04)

碩士論文
[1]MIMO雷達(dá)正交波形產(chǎn)生硬件設(shè)計(jì)與實(shí)現(xiàn)[D]. 陳正輝.電子科技大學(xué) 2013
[2]基于MCM-L的數(shù)字T/R組件設(shè)計(jì)與實(shí)現(xiàn)[D]. 王威.電子科技大學(xué) 2013
[3]寬帶數(shù)字T/R組件接收通道關(guān)鍵技術(shù)研究[D]. 李瑋.電子科技大學(xué) 2009
[4]毫米波LTCC電路設(shè)計(jì)技術(shù)研究[D]. 曾欣.電子科技大學(xué) 2008



本文編號：3624656