RapidIO總線是一種基于數(shù)據(jù)包交換的高性能多處理器嵌入式背板總線。特高壓直流輸電控制保護平臺需要大量的機箱內(nèi)板卡數(shù)據(jù)交換,故選擇RapidIO總線為板卡間提供數(shù)據(jù)交換介質(zhì)。討論了RapidIO交換機的硬件設(shè)計及硬件配置方法,以及軟件初始化和配置,并探討了交換機路由表的設(shè)計,提出了一種靈活配置組播路由的方法。 

【文章來源】：河南工程學(xué)院學(xué)報(自然科學(xué)版). 2020,32(04)

【文章頁數(shù)】：4 頁

【部分圖文】：

六節(jié)點系統(tǒng)兩種連接方式對比

交換機板卡的主要功能是提供節(jié)點間數(shù)據(jù)交換,除交換機橋片外,還需要處理器對其進行軟件配置,但處理器只在上電配置橋片使用,其余時間空閑,所以該模塊在配置橋片后可以當作處理器模塊,這樣可充分利用處理器,也節(jié)省了一個背板槽位。綜上所述,設(shè)計該模塊時需要橋片、處理器和RapidIO節(jié)點(通常由FPGA完成),ZYNQ芯片包含雙核ARM芯片和FPGA,配上交換機橋片即可實現(xiàn)交換機及處理器節(jié)點的功能。ARM通過I2C配置交換芯片,FPGA的RapidIO端口與交換機橋片的一個端口相連,作為系統(tǒng)內(nèi)的一個節(jié)點,交換機的其他端口通向背板,可連接系統(tǒng)內(nèi)的其他節(jié)點。交換機板卡硬件如圖2所示。交換機板卡的核心是交換機橋片的設(shè)計,交換機橋片選用IDT公司的CPS1616,該芯片延時低,有16個交換口,符合RapidIO 2.0協(xié)議,峰值吞吐率可達80 Gb/s,每個端口支持1.25 Gb/s、2.5 Gb/s、3.125 Gb/s、5 Gb/s、6 Gb/s的通信速率,支持X1、X2、X4等模式。該芯片支持8級優(yōu)先級,支持各種路由模式,支持I2C或者維護包等多種配置方法,有診斷、性能監(jiān)控等功能。

橋片除配置管腳外[4],還有16對差分輸入管腳和16對差分輸出管腳,用于連接16個RapidIO節(jié)點,其中一對通向本板,連接本板FPGA節(jié)點,其余的連到背板,連接系統(tǒng)內(nèi)的其他節(jié)點。圖4為橋片通信部分的原理圖。圖4 橋片通信部分原理圖

【參考文獻】：
期刊論文
[1]嵌入式高速通信系統(tǒng)設(shè)計[J]. 陳穎圖,王愛林.  信息通信. 2020(02)
[2]RapidIO總線在嵌入式信號處理計算機中的應(yīng)用研究[J]. 趙謙.  信息通信. 2019(11)
[3]一種RapidIO和FC的互聯(lián)通信技術(shù)[J]. 張文俊.  電子技術(shù)與軟件工程. 2019(14)



本文編號：3592090