本文關(guān)鍵詞：基于PCIE的DMA高速數(shù)據(jù)傳輸控制器的設(shè)計(jì)與實(shí)現(xiàn)，，由筆耕文化傳播整理發(fā)布。

【摘要】：數(shù)據(jù)采集技術(shù)在信號(hào)與信息處理領(lǐng)域發(fā)揮著至關(guān)重要的作用,高速數(shù)據(jù)傳輸技術(shù)是數(shù)據(jù)采集系統(tǒng)中的關(guān)鍵部分。隨著現(xiàn)代工業(yè)技術(shù)的發(fā)展和計(jì)算機(jī)性能的提升,傳統(tǒng)數(shù)據(jù)采集設(shè)備已經(jīng)難以滿足高帶寬、大容量和高實(shí)時(shí)性的數(shù)據(jù)處理需求。數(shù)據(jù)的高速傳輸技術(shù)也以成為制約數(shù)據(jù)采集系統(tǒng)性能的重要因素。PCI Express(PCIe)總線作為新一代的I/O局部總線標(biāo)準(zhǔn),以其優(yōu)秀的服務(wù)質(zhì)量和高效的數(shù)據(jù)傳輸效率,逐漸取代PCI和AGP等傳統(tǒng)總線,成為新的局部總線工業(yè)標(biāo)準(zhǔn)。PCIe總線技術(shù)為高速數(shù)據(jù)采集系統(tǒng)提供了高效的數(shù)據(jù)傳輸?shù)募夹g(shù)支持,使高速數(shù)據(jù)采集設(shè)備的開發(fā)得以迅速發(fā)展和應(yīng)用。直接內(nèi)存存儲(chǔ)(Direct Memory Access,DMA)技術(shù)是內(nèi)存和外設(shè)直接存取數(shù)據(jù)這種內(nèi)存訪問(wèn)的計(jì)算機(jī)技術(shù),它具備既不通過(guò)CPU,也不需要CPU干預(yù)的特點(diǎn)。在Soc領(lǐng)域DMA技術(shù)的應(yīng)用正在快速發(fā)展,使用DMA技術(shù)完成大數(shù)據(jù)的傳輸是現(xiàn)有數(shù)據(jù)傳輸系統(tǒng)的主要技術(shù)基礎(chǔ)。本論文設(shè)計(jì)的基于PCIe總線技術(shù)的DMA系統(tǒng)在解決數(shù)據(jù)采集系統(tǒng)中的數(shù)據(jù)高速傳輸方面具有重要的實(shí)際使用價(jià)值�；赑CIe總線的DMA傳輸方式充分利用了PCIe總線的穩(wěn)定、高效的傳輸效率滿足了設(shè)備對(duì)于數(shù)據(jù)高速傳輸和處理的要求,同時(shí)使用DMA設(shè)計(jì)降低數(shù)據(jù)傳輸與存儲(chǔ)中對(duì)處理器的處理時(shí)間的占用比例,提升了處理器的數(shù)據(jù)處理能力,有效提升了數(shù)據(jù)采集系統(tǒng)的性能。設(shè)計(jì)使用FPGA完成PCIe與DMA系統(tǒng)平臺(tái)的的設(shè)計(jì)。
【關(guān)鍵詞】：高速數(shù)據(jù)傳輸 PCI Express總線 DMA控制器設(shè)計(jì) FPGA
【學(xué)位授予單位】：電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類號(hào)】：TN919.3
【目錄】：

• 摘要5-6
• ABSTRACT6-9
• 第一章 緒論9-14
• 1.1 課題研究背景和意義9-10
• 1.2 PCI Express總線技術(shù)的特點(diǎn)10-11
• 1.3 PCIE總線與DMA控制器的集成設(shè)計(jì)11
• 1.4 主要研究?jī)?nèi)容與章節(jié)安排11-14
• 第二章 PCI Express總線協(xié)議與DMA控制器原理14-28
• 2.1 PCI Express總線拓?fù)浣Y(jié)構(gòu)與層次結(jié)構(gòu)14-16
• 2.2 PCI Express總線的事務(wù)機(jī)制16-22
• 2.2.1 事務(wù)層TLP結(jié)構(gòu)16-18
• 2.2.2 PCI Express事務(wù)類型18-19
• 2.2.3 TLP事務(wù)標(biāo)頭配置19-22
• 2.2.4 TLP路由方式22
• 2.3 PCI Express配置空間22-25
• 2.4 DMA控制器工作原理25-27
• 2.4.1 DMA控制器的工作原理25-26
• 2.4.2 DMA傳輸類型26-27
• 2.5 本章小結(jié)27-28
• 第三章 基于FPGA的邏輯控制設(shè)計(jì)28-58
• 3.1 PCI Express總線控制接.設(shè)計(jì)29-38
• 3.1.1 PCIe IP核設(shè)計(jì)30-32
• 3.1.2 PCIe事務(wù)層邏輯設(shè)計(jì)32-38
• 3.2 DMA控制器邏輯設(shè)計(jì)38-47
• 3.2.1 DMA的配置寄存器設(shè)計(jì)39-40
• 3.2.2 DMA的事務(wù)控制邏輯設(shè)計(jì)40-43
• 3.2.3 DMA的中斷控制設(shè)計(jì)43-44
• 3.2.4 DMA的存儲(chǔ)接口緩沖模塊設(shè)計(jì)44-47
• 3.3 DDR2 SDRAM控制器模塊設(shè)計(jì)47-52
• 3.3.1 MIG IP核設(shè)計(jì)48-50
• 3.3.2 MIG核設(shè)計(jì)修改與仿真50-52
• 3.4 模塊接口時(shí)序52-57
• 3.4.1 寄存器操作時(shí)序52-53
• 3.4.2 DMA控制模塊讀時(shí)序53-54
• 3.4.3 DMA控制模塊寫時(shí)序54-55
• 3.4.4 存儲(chǔ)緩沖模塊讀寫事務(wù)時(shí)序55-57
• 3.5 本章小結(jié)57-58
• 第四章 系統(tǒng)功能驗(yàn)證與整體測(cè)試58-69
• 4.1 驗(yàn)證和測(cè)試環(huán)境的搭建58-62
• 4.1.1 硬件測(cè)試平臺(tái)58-60
• 4.1.2 軟件測(cè)試環(huán)境60-62
• 4.2 PCIe總線的數(shù)據(jù)傳輸驗(yàn)證62-63
• 4.3 DDR2 SDRAM數(shù)據(jù)讀寫測(cè)試63
• 4.4 DMA讀寫事務(wù)測(cè)試63-68
• 4.4.1 PCIe總線驅(qū)動(dòng)測(cè)試64
• 4.4.2 DMA寫事務(wù)64-66
• 4.4.3 DMA讀事務(wù)66-67
• 4.4.4 DMA讀寫數(shù)據(jù)正確性和傳輸速率67-68
• 4.5 本章小結(jié)68-69
• 第五章 總結(jié)與展望69-71
• 5.1 總結(jié)69-70
• 5.2 下一步工作70-71
• 致謝71-72
• 參考文獻(xiàn)72-74

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前2條

1 顏建峰;吳寧;;基于PCI總線的DMA高速數(shù)據(jù)傳輸系統(tǒng)[J];電子科技大學(xué)學(xué)報(bào);2007年05期

2 梁科;李國(guó)峰;王錦;董海坤;高靜;秦世才;;通用多通道高性能DMA控制器設(shè)計(jì)[J];天津大學(xué)學(xué)報(bào);2008年05期

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫(kù) 前1條

1 席華偉;基于Verilog語(yǔ)言的DMA控制器的設(shè)計(jì)與仿真[D];西安電子科技大學(xué);2007年

  本文關(guān)鍵詞：基于PCIE的DMA高速數(shù)據(jù)傳輸控制器的設(shè)計(jì)與實(shí)現(xiàn)，由筆耕文化傳播整理發(fā)布。

本文編號(hào)：357953