本文關鍵詞：8GSPS時間交替并行采樣系統(tǒng)實驗平臺關鍵技術研究，由筆耕文化傳播整理發(fā)布。

【摘要】：高速采樣系統(tǒng)廣泛運用于通信領域,高速雷達信號處理領域,以及高能物理粒子實驗中。單片模擬數(shù)字轉換芯片由于自身材料的局限性,難以同時滿足上述領域對高采樣率與高分辨率的需求。時間交替并行采樣技術通過時分交錯的方式組織多片性能相同的模數(shù)轉換芯片,實現(xiàn)分辨率不降低的同時將采樣率成倍疊加。本課題將研究重心放在解決超高采樣率下,如何提升時間交替并行采樣系統(tǒng)性能的問題。針對課題項目的需求與技術指標,論文確定了以8GSPS采樣率,12位分辨率的系統(tǒng)設計硬件框架,對前端電路、系統(tǒng)時鐘網(wǎng)絡、高速數(shù)據(jù)流存儲策略,以及通道失配離線補償算法進行了深入的研究,將影響到整個系統(tǒng)性能提升的主要因素準確提取出來深入分析,給出問題解決的定量計算方法。論文的主要研究內容如下：1)提出8GSPS時間交替并行采樣系統(tǒng)前端1路單端信號轉8路差分信號的解決方案。給出信號功分失衡對系統(tǒng)無雜散動態(tài)范圍影響的計算公式,并比較了引入威爾克遜功分器與引入差分T型匹配節(jié)的前端電路性能優(yōu)劣,最后總結出本課題設計系統(tǒng)的前端信號調理電路解決方案。2)針對超高速采樣系統(tǒng)對采樣時鐘嚴格要求的特點,設計了一整套完善的時鐘網(wǎng)絡解決方案。在保持高速采樣時鐘低抖動的前提下,實現(xiàn)板上采樣通道同步與復位,控制時序在器件容錯范圍內,同時實現(xiàn)通道相位延時可微調。3)研究解決了高速采樣系統(tǒng)的信號完整性問題與高速數(shù)據(jù)流存儲問題,針對信號完整性問題設計一整套仿真方案,使得高速信號在傳輸過程中不會發(fā)生阻抗突變。針對高速數(shù)據(jù)流存儲問題,運用大規(guī)�？删幊剃嚵械钠郊夹g、串并轉換技術以及大規(guī)模存儲陣列,實現(xiàn)采樣點的深度存儲。4)設計了采樣通道的離線補償算法,利用F arrow結構分數(shù)延時濾波器與插值擬合的方式實現(xiàn)信號的失配估計與補償,設計相應實驗與仿真對課題設計算法進行有效驗證,在文章最后實現(xiàn)了系統(tǒng)的硬件設計并對該硬件實驗平臺進行了性能驗證。
【關鍵詞】：并行采樣 前端功分 采樣時鐘 高速存儲
【學位授予單位】：浙江大學
【學位級別】：碩士
【學位授予年份】：2015
【分類號】：TN911.7
【目錄】：

• 致謝5-6
• 摘要6-7
• Abstract7-10
• 插圖和附表清單10-13
• 1 緒論13-25
• 1.1 時間交替并行采樣技術的研究背景13-14
• 1.2 時間交替并行采樣相關技術國內外研究現(xiàn)狀14-21
• 1.2.1 模擬數(shù)字轉換技術發(fā)展現(xiàn)狀14-19
• 1.2.2 通道失配補償技術發(fā)展現(xiàn)狀19-20
• 1.2.3 前端功分電路發(fā)展現(xiàn)狀20-21
• 1.3 超高速時間并行交替采樣研究內容21-22
• 1.4 超高速時間并行交替采樣研究意義22-25
• 2 8GSPS并行采樣系統(tǒng)總體設計方案25-33
• 2.1 時間交替并行采樣系統(tǒng)硬件框架26-27
• 2.2 時間交替并行采樣系統(tǒng)時鐘網(wǎng)絡27-28
• 2.3 時間交替并行采樣系統(tǒng)數(shù)據(jù)采集策略、排序與裝載28-29
• 2.4 時間交替并行采樣系統(tǒng)失配補償策略29-31
• 2.5 本章小結31-33
• 3 8GSPS并行采樣系統(tǒng)前端電路性能提升方法研究33-51
• 3.1 前端電路信號失衡對系統(tǒng)的影響34-39
• 3.1.1 功分失衡對系統(tǒng)造成的影響34-36
• 3.1.2 單端轉差分失衡對系統(tǒng)造成的影響36-39
• 3.2 八路差分信號功分電路方案設計39-48
• 3.2.1 一路分四路功分方案的比較分析40-43
• 3.2.2 差分T型匹配節(jié)與差分過孔仿真與設計43-48
• 3.3 前端電路性能實驗測試與分析48-50
• 3.4 本章小結50-51
• 4 8GSPS并行采樣系統(tǒng)多相時鐘性能提升方法研究51-67
• 4.1 多相時鐘發(fā)生電路51-61
• 4.1.1 時鐘抖動對采樣系統(tǒng)信噪比的影響51-53
• 4.1.2 高頻低抖時鐘發(fā)生電路設計53-55
• 4.1.3 固定延時與可變延時電路設計55-58
• 4.1.4 可變延時補償實驗58-61
• 4.2 時間交替并行采樣系統(tǒng)同步方法研究61-65
• 4.2.1 通過硬件復位實現(xiàn)多通道同步62-63
• 4.2.2 通過參考時鐘實現(xiàn)多通道同步63-65
• 4.3 本章小結65-67
• 5 通道失配補償算法研究與驗證67-75
• 5.1 Farrow結構濾波器原理與仿真67-69
• 5.2 正弦插值擬合理論分析與實驗69-73
• 5.3 本章小結73-75
• 6 8GSPS并行采樣實驗平臺性能驗證75-89
• 6.1 高速數(shù)據(jù)流實時存儲75-78
• 6.2 信號完整性仿真78-83
• 6.2.1 高速過孔信號傳輸性能優(yōu)化78-79
• 6.2.2 高速ADC信號完整性仿真結果79-80
• 6.2.3 DDRⅡ信號完整性仿真結果80-83
• 6.3 8GSPS并行采樣實驗平臺硬件實現(xiàn)83-87
• 6.4 本章小結87-89
• 7 總結和展望89-91
• 7.1 論文工作總結89-90
• 7.2 未來研究展望90-91
• 參考文獻91-99
• 攻讀碩士學位期間取得的科研成果99

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前4條

1 王煜;Slew W.H.;;適用于嵌入式應用的高速信號采集電路[J];測試技術學報;2005年04期

2 張金燦;張玉明;呂紅亮;張義門;肖廣興;葉桂平;;A 6-bit 3-Gsps ADC implemented in 1μ m GaAs HBT technology[J];Journal of Semiconductors;2014年08期

3 李嘉鴻;葉凌云;宋開臣;;傳感器窄脈沖信號的超高速采集系統(tǒng)[J];傳感器與微系統(tǒng);2013年12期

4 秦國杰;劉國滿;高梅國;傅雄軍;許們;;一種時間交替ADC時間失配誤差自適應校正方法[J];儀器儀表學報;2013年12期

  本文關鍵詞：8GSPS時間交替并行采樣系統(tǒng)實驗平臺關鍵技術研究，由筆耕文化傳播整理發(fā)布。

，

本文編號：356102