本文關(guān)鍵詞：8GSPS時間交替并行采樣系統(tǒng)實(shí)驗(yàn)平臺關(guān)鍵技術(shù)研究，由筆耕文化傳播整理發(fā)布。

【摘要】：高速采樣系統(tǒng)廣泛運(yùn)用于通信領(lǐng)域,高速雷達(dá)信號處理領(lǐng)域,以及高能物理粒子實(shí)驗(yàn)中。單片模擬數(shù)字轉(zhuǎn)換芯片由于自身材料的局限性,難以同時滿足上述領(lǐng)域?qū)Ω卟蓸勇逝c高分辨率的需求。時間交替并行采樣技術(shù)通過時分交錯的方式組織多片性能相同的模數(shù)轉(zhuǎn)換芯片,實(shí)現(xiàn)分辨率不降低的同時將采樣率成倍疊加。本課題將研究重心放在解決超高采樣率下,如何提升時間交替并行采樣系統(tǒng)性能的問題。針對課題項(xiàng)目的需求與技術(shù)指標(biāo),論文確定了以8GSPS采樣率,12位分辨率的系統(tǒng)設(shè)計(jì)硬件框架,對前端電路、系統(tǒng)時鐘網(wǎng)絡(luò)、高速數(shù)據(jù)流存儲策略,以及通道失配離線補(bǔ)償算法進(jìn)行了深入的研究,將影響到整個系統(tǒng)性能提升的主要因素準(zhǔn)確提取出來深入分析,給出問題解決的定量計(jì)算方法。論文的主要研究內(nèi)容如下：1)提出8GSPS時間交替并行采樣系統(tǒng)前端1路單端信號轉(zhuǎn)8路差分信號的解決方案。給出信號功分失衡對系統(tǒng)無雜散動態(tài)范圍影響的計(jì)算公式,并比較了引入威爾克遜功分器與引入差分T型匹配節(jié)的前端電路性能優(yōu)劣,最后總結(jié)出本課題設(shè)計(jì)系統(tǒng)的前端信號調(diào)理電路解決方案。2)針對超高速采樣系統(tǒng)對采樣時鐘嚴(yán)格要求的特點(diǎn),設(shè)計(jì)了一整套完善的時鐘網(wǎng)絡(luò)解決方案。在保持高速采樣時鐘低抖動的前提下,實(shí)現(xiàn)板上采樣通道同步與復(fù)位,控制時序在器件容錯范圍內(nèi),同時實(shí)現(xiàn)通道相位延時可微調(diào)。3)研究解決了高速采樣系統(tǒng)的信號完整性問題與高速數(shù)據(jù)流存儲問題,針對信號完整性問題設(shè)計(jì)一整套仿真方案,使得高速信號在傳輸過程中不會發(fā)生阻抗突變。針對高速數(shù)據(jù)流存儲問題,運(yùn)用大規(guī)�？删幊剃嚵械钠郊夹g(shù)、串并轉(zhuǎn)換技術(shù)以及大規(guī)模存儲陣列,實(shí)現(xiàn)采樣點(diǎn)的深度存儲。4)設(shè)計(jì)了采樣通道的離線補(bǔ)償算法,利用F arrow結(jié)構(gòu)分?jǐn)?shù)延時濾波器與插值擬合的方式實(shí)現(xiàn)信號的失配估計(jì)與補(bǔ)償,設(shè)計(jì)相應(yīng)實(shí)驗(yàn)與仿真對課題設(shè)計(jì)算法進(jìn)行有效驗(yàn)證,在文章最后實(shí)現(xiàn)了系統(tǒng)的硬件設(shè)計(jì)并對該硬件實(shí)驗(yàn)平臺進(jìn)行了性能驗(yàn)證。
【關(guān)鍵詞】：并行采樣 前端功分 采樣時鐘 高速存儲
【學(xué)位授予單位】：浙江大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TN911.7
【目錄】：

• 致謝5-6
• 摘要6-7
• Abstract7-10
• 插圖和附表清單10-13
• 1 緒論13-25
• 1.1 時間交替并行采樣技術(shù)的研究背景13-14
• 1.2 時間交替并行采樣相關(guān)技術(shù)國內(nèi)外研究現(xiàn)狀14-21
• 1.2.1 模擬數(shù)字轉(zhuǎn)換技術(shù)發(fā)展現(xiàn)狀14-19
• 1.2.2 通道失配補(bǔ)償技術(shù)發(fā)展現(xiàn)狀19-20
• 1.2.3 前端功分電路發(fā)展現(xiàn)狀20-21
• 1.3 超高速時間并行交替采樣研究內(nèi)容21-22
• 1.4 超高速時間并行交替采樣研究意義22-25
• 2 8GSPS并行采樣系統(tǒng)總體設(shè)計(jì)方案25-33
• 2.1 時間交替并行采樣系統(tǒng)硬件框架26-27
• 2.2 時間交替并行采樣系統(tǒng)時鐘網(wǎng)絡(luò)27-28
• 2.3 時間交替并行采樣系統(tǒng)數(shù)據(jù)采集策略、排序與裝載28-29
• 2.4 時間交替并行采樣系統(tǒng)失配補(bǔ)償策略29-31
• 2.5 本章小結(jié)31-33
• 3 8GSPS并行采樣系統(tǒng)前端電路性能提升方法研究33-51
• 3.1 前端電路信號失衡對系統(tǒng)的影響34-39
• 3.1.1 功分失衡對系統(tǒng)造成的影響34-36
• 3.1.2 單端轉(zhuǎn)差分失衡對系統(tǒng)造成的影響36-39
• 3.2 八路差分信號功分電路方案設(shè)計(jì)39-48
• 3.2.1 一路分四路功分方案的比較分析40-43
• 3.2.2 差分T型匹配節(jié)與差分過孔仿真與設(shè)計(jì)43-48
• 3.3 前端電路性能實(shí)驗(yàn)測試與分析48-50
• 3.4 本章小結(jié)50-51
• 4 8GSPS并行采樣系統(tǒng)多相時鐘性能提升方法研究51-67
• 4.1 多相時鐘發(fā)生電路51-61
• 4.1.1 時鐘抖動對采樣系統(tǒng)信噪比的影響51-53
• 4.1.2 高頻低抖時鐘發(fā)生電路設(shè)計(jì)53-55
• 4.1.3 固定延時與可變延時電路設(shè)計(jì)55-58
• 4.1.4 可變延時補(bǔ)償實(shí)驗(yàn)58-61
• 4.2 時間交替并行采樣系統(tǒng)同步方法研究61-65
• 4.2.1 通過硬件復(fù)位實(shí)現(xiàn)多通道同步62-63
• 4.2.2 通過參考時鐘實(shí)現(xiàn)多通道同步63-65
• 4.3 本章小結(jié)65-67
• 5 通道失配補(bǔ)償算法研究與驗(yàn)證67-75
• 5.1 Farrow結(jié)構(gòu)濾波器原理與仿真67-69
• 5.2 正弦插值擬合理論分析與實(shí)驗(yàn)69-73
• 5.3 本章小結(jié)73-75
• 6 8GSPS并行采樣實(shí)驗(yàn)平臺性能驗(yàn)證75-89
• 6.1 高速數(shù)據(jù)流實(shí)時存儲75-78
• 6.2 信號完整性仿真78-83
• 6.2.1 高速過孔信號傳輸性能優(yōu)化78-79
• 6.2.2 高速ADC信號完整性仿真結(jié)果79-80
• 6.2.3 DDRⅡ信號完整性仿真結(jié)果80-83
• 6.3 8GSPS并行采樣實(shí)驗(yàn)平臺硬件實(shí)現(xiàn)83-87
• 6.4 本章小結(jié)87-89
• 7 總結(jié)和展望89-91
• 7.1 論文工作總結(jié)89-90
• 7.2 未來研究展望90-91
• 參考文獻(xiàn)91-99
• 攻讀碩士學(xué)位期間取得的科研成果99

【參考文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前4條

1 王煜;Slew W.H.;;適用于嵌入式應(yīng)用的高速信號采集電路[J];測試技術(shù)學(xué)報;2005年04期

2 張金燦;張玉明;呂紅亮;張義門;肖廣興;葉桂平;;A 6-bit 3-Gsps ADC implemented in 1μ m GaAs HBT technology[J];Journal of Semiconductors;2014年08期

3 李嘉鴻;葉凌云;宋開臣;;傳感器窄脈沖信號的超高速采集系統(tǒng)[J];傳感器與微系統(tǒng);2013年12期

4 秦國杰;劉國滿;高梅國;傅雄軍;許們;;一種時間交替ADC時間失配誤差自適應(yīng)校正方法[J];儀器儀表學(xué)報;2013年12期

  本文關(guān)鍵詞：8GSPS時間交替并行采樣系統(tǒng)實(shí)驗(yàn)平臺關(guān)鍵技術(shù)研究，由筆耕文化傳播整理發(fā)布。

，

本文編號：356102