本文關(guān)鍵詞：TD-LTE基站中數(shù)字中頻系統(tǒng)的設(shè)計(jì)及FPGA實(shí)現(xiàn)，由筆耕文化傳播整理發(fā)布。

【摘要】：隨著LTE多頻多模時(shí)代的到來(lái)及分布式基站的大量覆蓋，加速了軟件無(wú)線(xiàn)電(SDR)等新興技術(shù)的發(fā)展。由于軟件無(wú)線(xiàn)電普遍采用中頻數(shù)字化方案，數(shù)字中頻成為其核心技術(shù)之一。數(shù)字中頻是相對(duì)于基帶信號(hào)和射頻信號(hào)而言，它作為射頻拉遠(yuǎn)單元(RRU)的一部分是連接射頻信號(hào)和基帶處理單元(BBU)的關(guān)鍵。數(shù)字中頻技術(shù)主要包括數(shù)字上變頻(DUC)和數(shù)字下變頻(DDC)。DDC是將數(shù)字化后的高速中頻信號(hào)轉(zhuǎn)換為低速的基帶信號(hào)，以方便BBU中的信道解調(diào)，其主要功能模塊包括正交混頻和抽取濾波。DUC正好相反，，其主要作用是提高基帶信號(hào)的分辨率，以降低D/A轉(zhuǎn)換的量化誤差和對(duì)模擬濾波器的要求。DUC主要功能模塊包括插值濾波和削峰。數(shù)字中頻技術(shù)的重要性在于保證過(guò)渡過(guò)程中信號(hào)的時(shí)頻域特性不變。 本文在對(duì)數(shù)字中頻相關(guān)的理論知識(shí)進(jìn)行分析的基礎(chǔ)上，完成了基于FPGA的數(shù)字中頻系統(tǒng)的設(shè)計(jì)，在FPGA中實(shí)現(xiàn)數(shù)字上、下變頻算法設(shè)計(jì)及對(duì)中頻模擬部分和基帶處理單元的接口設(shè)計(jì)。在數(shù)字下變頻模塊中，分別對(duì)正交混頻電路、CIC抽取濾波、半帶抽取濾波及FIR濾波做出了分析和設(shè)計(jì)；在數(shù)字上變頻模塊中，分別對(duì)零中頻技術(shù)、半帶插值濾波、削峰技術(shù)做出了分析和設(shè)計(jì)；在接口部分，分別對(duì)FPGA與ADC/DAC接口、CPRI協(xié)議和SERDES接口做出了分析和設(shè)計(jì)。此外，本文還介紹了系統(tǒng)的硬件設(shè)計(jì)，包括器件選型和電源方案。 最后，本文在對(duì)核心模塊進(jìn)行的仿真驗(yàn)證的基礎(chǔ)上對(duì)硬件實(shí)現(xiàn)做出描述，并以單一信號(hào)對(duì)系統(tǒng)的上行鏈路及下行鏈路的數(shù)據(jù)通路進(jìn)行了測(cè)試，驗(yàn)證了系統(tǒng)設(shè)計(jì)的可行性。
【關(guān)鍵詞】：數(shù)字中頻 數(shù)字上變頻 數(shù)字下變頻 FPGA
【學(xué)位授予單位】：武漢科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類(lèi)號(hào)】：TN929.5;TN791
【目錄】：

• 摘要4-5
• Abstract5-9
• 第1章 緒論9-12
• 1.1 課題研究背景9-10
• 1.2 國(guó)內(nèi)外研究現(xiàn)狀10-11
• 1.3 論文內(nèi)容組織與安排11-12
• 第2章 相關(guān)知識(shí)介紹12-25
• 2.1 數(shù)字正交理論12-13
• 2.2 帶通采樣定律13-15
• 2.3 抽取與內(nèi)插15-18
• 2.3.1 抽取15-17
• 2.3.2 內(nèi)插17-18
• 2.4 數(shù)字中頻中常用濾波器18-21
• 2.4.1 CIC 濾波器18-20
• 2.4.2 半帶濾波器20-21
• 2.5 CPRI 協(xié)議簡(jiǎn)述21-23
• 2.6 SERDES 技術(shù)23-24
• 2.7 本章小結(jié)24-25
• 第3章 系統(tǒng)設(shè)計(jì)25-29
• 3.1 總體設(shè)計(jì)要求25
• 3.2 總體設(shè)計(jì)方案25-28
• 3.2.1 DDC 設(shè)計(jì)方案26-27
• 3.2.2 DUC 設(shè)計(jì)方案27-28
• 3.3 本章小結(jié)28-29
• 第4章 數(shù)字中頻硬件設(shè)計(jì)29-40
• 4.1 中頻及采樣頻率選取29-30
• 4.2 ADC 選取30-31
• 4.3 DAC 選取31-32
• 4.4 時(shí)鐘設(shè)計(jì)32-37
• 4.4.1 時(shí)鐘抖動(dòng)與 ADC 性能32-33
• 4.4.2 時(shí)鐘方案的設(shè)計(jì)33-35
• 4.4.3 時(shí)鐘芯片選取及同步設(shè)計(jì)35-37
• 4.5 電源設(shè)計(jì)37-38
• 4.6 FPGA 選型38-39
• 4.7 本章小結(jié)39-40
• 第5章 系統(tǒng)的 FPGA 實(shí)現(xiàn)40-61
• 5.1 FPGA 相關(guān)開(kāi)發(fā)工具40-41
• 5.2 接口的 FPGA 實(shí)現(xiàn)41-48
• 5.2.1 FPGA 與 ADC 數(shù)據(jù)接口41-43
• 5.2.2 FPGA 與 DAC 數(shù)據(jù)接口43-44
• 5.2.3 SPI 總線(xiàn)接口44-45
• 5.2.4 CPRI 接口45-47
• 5.2.5 SERDES 接口47-48
• 5.3 中頻算法的 FPGA 設(shè)計(jì)48-56
• 5.3.1 DDC 模塊設(shè)計(jì)48-52
• 5.3.2 DUC 模塊設(shè)計(jì)52-56
• 5.4 控制邏輯的 FPGA 設(shè)計(jì)56-59
• 5.5 本章小結(jié)59-61
• 第6章 系統(tǒng)實(shí)現(xiàn)及測(cè)試61-67
• 6.1 系統(tǒng)硬件實(shí)現(xiàn)61-62
• 6.2 系統(tǒng)測(cè)試62-66
• 6.2.1 系統(tǒng)測(cè)試方法62-63
• 6.2.2 系統(tǒng)測(cè)試過(guò)程63-66
• 6.3 本章小結(jié)66-67
• 第7章 總結(jié)和展望67-69
• 7.1 本文總結(jié)67
• 7.2 課題展望67-69
• 致謝69-70
• 參考文獻(xiàn)70-73
• 附錄 1 攻讀碩士學(xué)位期間發(fā)表的論文73-74
• 附錄 2 攻讀碩士學(xué)位期間參加的科研項(xiàng)目74-75
• 詳細(xì)摘要75-80

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前5條

1 鄭雪峰,曾濤,朱仕銀;基于Hilbert變換的中頻采樣技術(shù)及其硬件實(shí)現(xiàn)[J];北京理工大學(xué)學(xué)報(bào);2004年01期

2 田園;吳長(zhǎng)奇;牛曉齋;;低信噪比高動(dòng)態(tài)信號(hào)的載波同步研究[J];電子測(cè)量技術(shù);2009年05期

3 陳劍平;常青;趙菲;;基于SOPC的三維坐標(biāo)轉(zhuǎn)換[J];信息化研究;2010年09期

4 吳寶合;黃世震;;數(shù)字光纖直放站中CPRI協(xié)議的FPGA實(shí)現(xiàn)[J];電子器件;2011年01期

5 陳建軍;;基于FPGA的多通道CIC濾波器設(shè)計(jì)[J];聲學(xué)技術(shù);2012年06期

  本文關(guān)鍵詞：TD-LTE基站中數(shù)字中頻系統(tǒng)的設(shè)計(jì)及FPGA實(shí)現(xiàn)，由筆耕文化傳播整理發(fā)布。

本文編號(hào)：349046