近年來,視頻監(jiān)控在各領(lǐng)域得到了廣泛的應(yīng)用。隨著監(jiān)控系統(tǒng)數(shù)量的不斷擴(kuò)大、視頻的越來越高清化、網(wǎng)絡(luò)化及智能化,使得視頻數(shù)據(jù)量以爆炸式的方式在持續(xù)增加,形成海量的視頻數(shù)據(jù)。針對(duì)海量的監(jiān)控視頻數(shù)據(jù),實(shí)現(xiàn)對(duì)其如何在保證傳輸質(zhì)量的前提下,提高傳輸效率、提高資源利用率、智能化的分析、高速處理與傳輸變得越來越重要。UltraScale FPGA作為一種可編程的硬件平臺(tái),擁有著大規(guī)模的分布式硬件資源,此外該平臺(tái)還具有開發(fā)周期短、性能好等特點(diǎn),非常適合用于智能視頻高速數(shù)據(jù)的處理。本文以UltraScale FPGA為硬件開發(fā)平臺(tái),對(duì)智能視頻高速數(shù)據(jù)處理硬件平臺(tái)的關(guān)鍵技術(shù)進(jìn)行研究,主要研究?jī)?nèi)容如下:了解當(dāng)前的研究現(xiàn)狀并深入研究智能視頻數(shù)據(jù)處理的相關(guān)技術(shù),對(duì)智能視頻高速數(shù)據(jù)處理系統(tǒng)進(jìn)行需求分析,選擇合適的實(shí)驗(yàn)平臺(tái),并設(shè)計(jì)了基于UltraScale FPGA平臺(tái)的智能視頻高速數(shù)據(jù)處理的系統(tǒng)總體方案。對(duì)智能視頻處理系統(tǒng)中關(guān)鍵技術(shù)視頻采集傳輸技術(shù)展開了深入的研究,針對(duì)當(dāng)前傳統(tǒng)的視頻采集傳輸方案中一路網(wǎng)絡(luò)視頻數(shù)據(jù)占用一路DMA這種需要花費(fèi)大量資源的情況,本文通過研究AXI-Stream總線協(xié)議、DMA、AXI-Eth... 

【文章來源】：北京工業(yè)大學(xué)北京市 211工程院校

【文章頁數(shù)】：86 頁

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
Abstract
第1章 緒論
    1.1 課題背景及研究意義
    1.2 國內(nèi)外研究現(xiàn)狀
        1.2.1 智能視頻研究現(xiàn)狀
        1.2.2 數(shù)據(jù)采集傳輸
        1.2.3 深度學(xué)習(xí)
        1.2.4 FPGA研究現(xiàn)狀
    1.3 本文主要內(nèi)容
    1.4 論文組織架構(gòu)
第2章 智能視頻處理原理及技術(shù)
    2.1 智能視頻處理技術(shù)
    2.2 高性能UltraScale FPGA處理技術(shù)
    2.3 硬件加速技術(shù)
        2.3.1 并行技術(shù)
        2.3.2 分塊技術(shù)
        2.3.3 數(shù)據(jù)局部性
    2.4 基于FPGA網(wǎng)絡(luò)視頻數(shù)據(jù)采集傳輸?shù)募夹g(shù)
        2.4.1 AXI4-Stream
        2.4.2 AXI DMA
        2.4.3 AXI Ethernet
    2.5 深度學(xué)習(xí)技術(shù)
        2.5.1 深度學(xué)習(xí)簡(jiǎn)介
        2.5.2 卷積神經(jīng)網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)
    2.6 本章小結(jié)
第3章 基于UltraScale FPGA智能視頻處理系統(tǒng)總體設(shè)計(jì)
    3.1 基于UltraScale FPGA的智能視頻高速數(shù)據(jù)處理系統(tǒng)需求分析
        3.1.1 視頻圖像采集傳輸模塊
        3.1.2 視頻圖像存儲(chǔ)模塊
        3.1.3 視頻圖像處理模塊
        3.1.4 視頻圖像輸出模塊
    3.2 UltraScale FPGA開發(fā)平臺(tái)的分析
    3.3 系統(tǒng)的總體設(shè)計(jì)
        3.3.1 視頻圖像數(shù)據(jù)采集傳輸設(shè)計(jì)
        3.3.2 系統(tǒng)存儲(chǔ)模塊設(shè)計(jì)
        3.3.3 智能視頻圖像數(shù)據(jù)加速處理設(shè)計(jì)
        3.3.4 智能視頻圖像數(shù)據(jù)輸出設(shè)計(jì)
        3.3.5 通信機(jī)制設(shè)計(jì)
    3.4 本章小結(jié)
第4章 視頻數(shù)據(jù)采集傳輸?shù)膬?yōu)化設(shè)計(jì)
    4.1 視頻采集傳輸?shù)膬?yōu)化設(shè)計(jì)
        4.1.1 通信機(jī)制
    4.2 基于AXI4-Stream的多路網(wǎng)口數(shù)據(jù)傳輸仲裁器的設(shè)計(jì)
        4.2.1 寫TX接口模塊
        4.2.2 讀RX接口模塊
    4.3 本章小結(jié)
第5章 基于UltraScale FPGA智能視頻處理的優(yōu)化設(shè)計(jì)
    5.1 卷積神經(jīng)網(wǎng)絡(luò)算法分析及優(yōu)化
        5.1.1 卷積層算法
        5.1.2 池化層算法
    5.2 并行性分析及設(shè)計(jì)
        5.2.1 層與層之間的并行架構(gòu)
        5.2.2 卷積運(yùn)算內(nèi)的并行架構(gòu)
        5.2.3 特征映射圖內(nèi)的并行架構(gòu)
        5.2.4 同一層中特征圖之間的并行架構(gòu)
        5.2.5 整體并行結(jié)構(gòu)的設(shè)計(jì)
    5.3 數(shù)據(jù)緩存結(jié)構(gòu)的設(shè)計(jì)
    5.4 激活函數(shù)
    5.5 基于SDSoC的優(yōu)化加速設(shè)計(jì)
        5.5.1 加速模塊的通信接口設(shè)計(jì)
        5.5.2 copy_buffer的設(shè)計(jì)
        5.5.3 矩陣乘的加速設(shè)計(jì)
    5.6 本章小結(jié)
第6章 智能視頻數(shù)據(jù)處理系統(tǒng)的驗(yàn)證與結(jié)果分析
    6.1 實(shí)驗(yàn)環(huán)境介紹
    6.2 數(shù)據(jù)采集傳輸模塊的驗(yàn)證與對(duì)比分析
    6.3 基于FPGA的CNN加速并行運(yùn)算模塊驗(yàn)證與分析
        6.3.1 測(cè)試實(shí)樣樣本集及網(wǎng)絡(luò)結(jié)構(gòu)
        6.3.2 基于FPGA的CNN加速并行運(yùn)算模塊
    6.4 本章小結(jié)
結(jié)論
參考文獻(xiàn)
攻讀碩士學(xué)位期間獲得的學(xué)術(shù)成果
致謝


【參考文獻(xiàn)】：
期刊論文
[1]AXI4-Stream總線的FPGA視頻系統(tǒng)的開發(fā)研究[J]. 賀理,趙鶴鳴,邵雷.  單片機(jī)與嵌入式系統(tǒng)應(yīng)用. 2015(12)
[2]基于FPGA的AXI4總線時(shí)序設(shè)計(jì)與實(shí)現(xiàn)[J]. 馬飛,劉琦,包斌.  電子技術(shù)應(yīng)用. 2015(06)
[3]智能視頻監(jiān)控技術(shù)綜述[J]. 黃凱奇,陳曉棠,康運(yùn)鋒,譚鐵牛.  計(jì)算機(jī)學(xué)報(bào). 2015(06)
[4]數(shù)據(jù)挖掘綜述[J]. 王夢(mèng)雪.  軟件導(dǎo)刊. 2013(10)
[5]智能視頻分析技術(shù)發(fā)展趨勢(shì)[J]. 張文聰,蔡巍偉,浦世亮.  中國公共安全. 2013(09)
[6]深度學(xué)習(xí)結(jié)構(gòu)和算法比較分析[J]. 李海峰,李純果.  河北大學(xué)學(xué)報(bào)(自然科學(xué)版). 2012(05)
[7]基于Map Reduce的分布式視頻處理平臺(tái)[J]. 耿晨曜,姚丹亞,張盈盈,張煦,常剛.  計(jì)算機(jī)工程. 2012(10)
[8]基于AXI總線的DMA控制器的設(shè)計(jì)與實(shí)現(xiàn)[J]. 蒲杰,李貴勇.  重慶郵電大學(xué)學(xué)報(bào)(自然科學(xué)版). 2012(02)
[9]強(qiáng)化學(xué)習(xí)研究綜述[J]. 陳學(xué)松,楊宜民.  計(jì)算機(jī)應(yīng)用研究. 2010(08)
[10]數(shù)據(jù)挖掘:建模、算法、應(yīng)用和系統(tǒng)[J]. 梁循.  計(jì)算機(jī)技術(shù)與發(fā)展. 2006(01)

博士論文
[1]基于FPGA的卷積神經(jīng)網(wǎng)絡(luò)并行結(jié)構(gòu)研究[D]. 陸志堅(jiān).哈爾濱工程大學(xué) 2013
[2]人工神經(jīng)網(wǎng)絡(luò)技術(shù)及其應(yīng)用[D]. 覃光華.四川大學(xué) 2003

碩士論文
[1]基于FPGA的卷積神經(jīng)網(wǎng)絡(luò)加速器[D]. 余子健.浙江大學(xué) 2016
[2]基于FPGA的深度學(xué)習(xí)加速器設(shè)計(jì)與實(shí)現(xiàn)[D]. 余奇.中國科學(xué)技術(shù)大學(xué) 2016
[3]基于千兆以太網(wǎng)的視頻圖像存儲(chǔ)系統(tǒng)[D]. 郭鋒.西安電子科技大學(xué) 2009



本文編號(hào)：3394190