基于FPGA的偽碼調(diào)相引信信號處理技術(shù)
發(fā)布時間:2017-04-29 00:10
本文關(guān)鍵詞:基于FPGA的偽碼調(diào)相引信信號處理技術(shù),由筆耕文化傳播整理發(fā)布。
【摘要】:隨著時代的發(fā)展,無線電引信技術(shù)也在不斷的變化,連續(xù)波偽碼調(diào)相技術(shù)就是時下流行的無線電引信技術(shù)之一,為了高速、高效完成引信設(shè)計,現(xiàn)場可編程門陣列(FPGA)技術(shù)逐漸走進了無線電引信設(shè)計中。FPGA技術(shù)以速率快,資源整合度高以及可擦除特性在無線電引信中脫穎而出。因此,本文把FPGA技術(shù)應(yīng)用到連續(xù)波偽碼調(diào)相引信中,論文主要工作如下:(1)本文從連續(xù)波偽碼調(diào)相引信信號處理技術(shù)理論出發(fā),先對整體信號處理部分的參數(shù)和公式進行充分理解,然后按照課題的要求,結(jié)合引信理論對整體系統(tǒng)參數(shù)進行合理設(shè)定。接著利用MATLAB-simulink仿真工具,在理論上對連續(xù)波偽碼調(diào)相引信信號處理部分算法進行可行性仿真設(shè)計。并且從實際信號出發(fā),分析了不同情況下信號處理結(jié)果的異同。(2)根據(jù)理論部分的仿真結(jié)果和設(shè)定參數(shù),運用Verilog HDL硬件語言在FPGA芯片上對連續(xù)波偽碼調(diào)相引信信號處理系統(tǒng)進行實現(xiàn)。根據(jù)初始的輸入信號,合理的規(guī)劃整個信號處理系統(tǒng)實現(xiàn)的步驟和流程,確定了前端處理、測速、定距、峰值判別的實現(xiàn)方案,并對整個FPGA程序進行設(shè)計優(yōu)化。(3)按照系統(tǒng)理論要求,結(jié)合選題方案,詳細選擇合適的電路芯片并深入設(shè)計,最終完成整板PCB電路系統(tǒng)設(shè)計。最后,聯(lián)系理論一-FPGA程序一一硬件調(diào)試三部分結(jié)果加以總結(jié)對比,結(jié)果達到了選題設(shè)定的標準。末尾對整體設(shè)計進行階段性總結(jié),并對現(xiàn)階段不足的地方進行規(guī)劃,提出可展望的改進方案。
【關(guān)鍵詞】:偽碼調(diào)相引信 信號處理 MATLAB-simulink FPGA
【學(xué)位授予單位】:南京理工大學(xué)
【學(xué)位級別】:碩士
【學(xué)位授予年份】:2015
【分類號】:TJ430;TN911.7
【目錄】:
- 摘要3-4
- Abstract4-7
- 1 緒論7-11
- 1.1 選題背景7-9
- 1.2 連續(xù)波偽隨機碼調(diào)相引信體制現(xiàn)狀9-10
- 1.3 論文工作和各章的主要內(nèi)容10-11
- 2 偽隨機碼調(diào)相信號處理理論11-20
- 2.1 連續(xù)波偽隨機碼調(diào)相體制信號處理理論11-18
- 2.1.1 偽隨機碼調(diào)相信號基礎(chǔ)理論11-13
- 2.1.2 偽隨機碼調(diào)相信號處理系統(tǒng)分析13-15
- 2.1.3 偽隨機碼調(diào)相引信性能分析15-17
- 2.1.4 偽隨機碼參數(shù)設(shè)定17-18
- 2.2 偽隨機碼調(diào)相信號處理整體設(shè)計18-20
- 2.2.1 連續(xù)波偽隨機碼調(diào)相信號處理流程圖18-20
- 3 偽隨機碼調(diào)相信號處理——MATLAB仿真設(shè)計20-28
- 3.1 MATLAB--simulink信號處理設(shè)計系統(tǒng)20
- 3.2 Simulink信號處理部分實現(xiàn)20-27
- 3.3 遇到的問題27-28
- 4 偽隨機碼調(diào)相信號處理——FPGA硬件邏輯設(shè)計28-49
- 4.1 FPGA開發(fā)設(shè)計套件28-31
- 4.1.1 Xilinx Design Tool28-29
- 4.1.2 硬件仿真第三方EDA仿真工具—Modelsim29-30
- 4.1.3 verilog HDL硬件語言30-31
- 4.2 偽碼調(diào)相信號處理系統(tǒng)的邏輯設(shè)計31-46
- 4.2.1 整體設(shè)計與前端處理31-35
- 4.2.2 定距35-42
- 4.2.3 測速42-46
- 4.3 設(shè)計中遇到的問題46-49
- 4.3.1 資源的利用率46-47
- 4.3.2 時序、約束分析與RTL設(shè)計圖47-48
- 4.3.3 結(jié)果和分析和處理48-49
- 5 偽隨機碼調(diào)相信號處理——電路與PCB設(shè)計49-59
- 5.1 Cadence PCB硬件設(shè)計環(huán)境49-50
- 5.2 信號處理PCB設(shè)計流程50-57
- 5.2.1 原理圖的設(shè)計50-53
- 5.2.2 PCB設(shè)計53-57
- 5.3 遇到的問題和處理辦法57-59
- 6 偽隨機碼調(diào)相信號處理系統(tǒng)測試與結(jié)果分析59-64
- 總結(jié)和展望64-65
- 致謝65-66
- 參考文獻66-68
【參考文獻】
中國博士學(xué)位論文全文數(shù)據(jù)庫 前1條
1 張淑寧;偽碼調(diào)相引信抗典型干擾的信號處理方法研究[D];南京理工大學(xué);2006年
中國碩士學(xué)位論文全文數(shù)據(jù)庫 前2條
1 袁志;偽碼調(diào)相測距技術(shù)[D];南京理工大學(xué);2007年
2 李鑫;諧波比較式調(diào)頻多普勒引信信號處理技術(shù)[D];南京理工大學(xué);2009年
本文關(guān)鍵詞:基于FPGA的偽碼調(diào)相引信信號處理技術(shù),,由筆耕文化傳播整理發(fā)布。
本文編號:333832
本文鏈接:http://sikaile.net/kejilunwen/wltx/333832.html
最近更新
教材專著