隨著互聯(lián)網(wǎng)、傳感器和移動終端的發(fā)展,便攜式通信系統(tǒng)被廣泛使用,如手機、智能手表等,而線路收發(fā)器是通信系統(tǒng)中的關(guān)鍵部件,能否應(yīng)用于便攜式通信系統(tǒng)尤為重要。本文旨在依據(jù)便攜式通信系統(tǒng)的應(yīng)用需求和RS-422標(biāo)準(zhǔn),研究設(shè)計一種低功耗、全雙工線路收發(fā)器芯片。本文在進行線路收發(fā)器性能指標(biāo)分析和關(guān)鍵技術(shù)研究的基礎(chǔ)上,給出了收發(fā)器的系統(tǒng)架構(gòu)設(shè)計,包括發(fā)送器模塊、接收器模塊和保護電路模塊;根據(jù)各模塊功能要求,設(shè)計各模塊的具體電路結(jié)構(gòu),包括輸入級電路、壓擺率限制電路、滯回比較器電路、輸出級電路、偏置電路和靜電放電保護電路;壓擺率限制電路采用一種以MOS管代替電容的新型結(jié)構(gòu),簡化了電路,節(jié)省了面積;通過減小直流偏置電流大小和防止邏輯電路無用空翻的方法,使芯片功耗低于市面上大部分同類型芯片;使用spectre工具,完成電路仿真和優(yōu)化,仿真結(jié)果滿足性能指標(biāo)要求;基于華虹NEC 0.35μm BCD工藝,根據(jù)電路進行版圖設(shè)計,使用Calibre工具進行版圖驗證,包括DRC、LVS和ERC;使用Calibre PEX工具提取版圖寄生參數(shù),替換相關(guān)網(wǎng)表,利用spectre工具進行版圖后仿真和優(yōu)化,仿真結(jié)果也滿足性能... 

【文章來源】：西安電子科技大學(xué)陜西省 211工程院校 教育部直屬院校

【文章頁數(shù)】：114 頁

【學(xué)位級別】：碩士

【部分圖文】：

傳輸線連接示意圖

GND 端接地，DI 端接發(fā)送器輸入，A、B 端接發(fā)送器輸出，VINA、VINB 端接接收器輸入，VOUT 端接接收器輸出。芯片采用單電源供電，標(biāo)準(zhǔn)電源電壓為+5V。圖2.1 線路收發(fā)器芯片外部端口示意圖線路收發(fā)器芯片的工作溫度和電源電壓范圍如表 2.1 所示，其中溫度范圍是根據(jù)軍用標(biāo)準(zhǔn)確定。電源電壓范圍是依據(jù)典型值 5V 的±25%確定。在表中規(guī)定的條件范圍內(nèi)，收發(fā)器芯片的性能均需滿足相應(yīng)的指標(biāo)要求。表2.1 線路收發(fā)器工作環(huán)境最小值 典型值 最大值 單位工作溫度 -55 27（常溫） 125 °C電源電壓 4.75 5.00 5.25 V根據(jù) RS-422 標(biāo)準(zhǔn)的規(guī)定，發(fā)送器輸入電壓低于 0.8V，輸入為邏輯“0”，輸出信號 A< B；發(fā)送器輸入電壓高于 2V，輸入為邏輯“1”，輸出信號 A> B

而是一個近似梯形的波。如圖 2.2 所示，這個輸出信號波形的上升沿和下降沿的斜率就是該輸出電壓的壓擺率。圖2.2 輸出信號的壓擺率測量一個運放的壓擺率時，可以在輸入端加一個較大的階躍信號，測量輸出信號電平從最大輸出量的 10%增加到 90%的時間間隔，這個時間內(nèi)輸出電平的變化量與時間間隔的比值即為該運放的壓擺率。圖 2.2 中輸出信號的壓擺率計算為：90% 10%90% 10%832 /0.25out out outV V V VSlewRate V sTime t t s (2-1)（2）發(fā)送器壓擺率對信號的影響——反射與電磁輻射干擾首先分析壓擺率對信號反射的影響：由傳輸線理論可知，一根均勻的傳輸線的特性阻抗 Z 與其單位長度上所具有的電容 C，電感 L，電阻 R 有關(guān)。它是傳輸線上高頻信號的電壓與電流的比值[4]。對于忽略電阻損耗的無損傳輸線，其特性阻抗為Z =LC(2-2)

【參考文獻】：
期刊論文
[1]一種全雙工射頻收發(fā)系統(tǒng)的設(shè)計與實現(xiàn)[J]. 謝作全,康超,王宇.  電腦與電信. 2017(06)
[2]一種具有反壓保護功能的微功耗LDO[J]. 魏海龍,劉佑寶,廖雪.  微電子學(xué)與計算機. 2013(01)
[3]深亞微米混合信號全芯片ESD電路設(shè)計[J]. 紀(jì)宗江,李冬梅.  半導(dǎo)體技術(shù). 2009(05)
[4]低壓低功耗電流模CMOS帶隙基準(zhǔn)電路[J]. 孔令榮,熊立志,王振華,殷少飛.  微電子學(xué). 2008(03)
[5]CMOS集成電路ESD設(shè)計[J]. 蔣玉賀,王爽.  微處理機. 2008(03)
[6]CMOS電路中ESD保護結(jié)構(gòu)的設(shè)計[J]. 王大睿.  中國集成電路. 2007(06)
[7]一種應(yīng)用于深亞微米CMOS工藝的ESD保護電路[J]. 鮑劍,王志功,李智群.  電子與封裝. 2005(08)
[8]CMOS線驅(qū)動器輸出信號壓擺率控制的研究[J]. 劉正,游軼雄,王健,許繼衡.  微電子學(xué). 2003(04)
[9]串行通信接口標(biāo)準(zhǔn)RS-423/422/485及其應(yīng)用[J]. 江正戰(zhàn).  電子技術(shù)應(yīng)用. 1994(09)

碩士論文
[1]TopMetal2芯片中電荷靈敏放大器設(shè)計[D]. 王楷.華中師范大學(xué) 2015
[2]防誤碼、限擺率RS-485收發(fā)器設(shè)計[D]. 蘇長江.遼寧大學(xué) 2012
[3]0.35um工藝MCU電路ESD耐量優(yōu)化和保護應(yīng)用[D]. 于洋.西安電子科技大學(xué) 2011
[4]LVDS四通道CMOS差分線接收器的設(shè)計[D]. 趙璟.西安電子科技大學(xué) 2009
[5]基于CMOS工藝的高速CAN總線收發(fā)器的設(shè)計與研究[D]. 詹輝輝.吉林大學(xué) 2008
[6]一種基于0.13μmCMOS工藝的CML高速串行接口電路[D]. 高長平.國防科學(xué)技術(shù)大學(xué) 2007
[7]基于電壓降低的IO級聯(lián)MOS的ESD結(jié)構(gòu)壓縮研究和設(shè)計[D]. 王大睿.上海交通大學(xué) 2007
[8]RS-232通信接口芯片在0.6um工藝下的設(shè)計與實現(xiàn)[D]. 吳獻.浙江大學(xué) 2006
[9]基于多閾值技術(shù)的低功耗CMOS電路設(shè)計[D]. 張慧熙.浙江大學(xué) 2005



本文編號：3309536