本文關(guān)鍵詞：基于概率計(jì)算的超高速全并行Turbo碼譯碼芯片ASIC實(shí)現(xiàn)，，由筆耕文化傳播整理發(fā)布。

【摘要】：Turbo碼作為信道編譯碼方案目前被廣泛應(yīng)用于第三代、第四代以及后續(xù)的移動通信應(yīng)用中,為提高Turbo碼譯碼的性能,可以考慮使用概率計(jì)算即使用隨機(jī)序列來表示數(shù)據(jù)進(jìn)而設(shè)計(jì)Turbo碼譯碼算法和架構(gòu)。本文以基于概率計(jì)算進(jìn)行設(shè)計(jì)的全并行Turbo碼譯碼架構(gòu)為基礎(chǔ)進(jìn)行譯碼芯片的ASIC設(shè)計(jì)實(shí)現(xiàn)并流片。本文使用Synopsys公司與Mentor公司的相關(guān)EDA工具,結(jié)合Turbo碼譯碼芯片的ASIC實(shí)現(xiàn)對芯片的前端綜合、后端物理設(shè)計(jì)和芯片驗(yàn)證相關(guān)技術(shù)進(jìn)行了探索研究,并詳細(xì)闡述了Turbo碼譯碼芯片前端綜合與后端物理實(shí)現(xiàn)過程,同時對物理實(shí)現(xiàn)完成后的版圖進(jìn)行了相關(guān)規(guī)則驗(yàn)證與時序后仿真。邏輯綜合部分對工藝庫與設(shè)計(jì)約束作了重點(diǎn)分析和說明,并給出了譯碼芯片經(jīng)過HDL代碼優(yōu)化后的綜合方案和對綜合結(jié)果的分析;后端物理設(shè)計(jì)過程中,深入研究了譯碼芯片的布圖規(guī)劃、電源網(wǎng)絡(luò)規(guī)劃、時鐘樹設(shè)計(jì)和芯片布線,并簡要描述了譯碼芯片的布局、版圖生成以及ECO布線過程;芯片驗(yàn)證部分分別討論了譯碼芯片的前端形式驗(yàn)證、后端形式驗(yàn)證、靜態(tài)時序分析與芯片版圖完成后的Antenna/DRC/LVS規(guī)則檢查,最后對譯碼芯片進(jìn)行了時序后仿真以確保芯片在功能和時序上的正確性。在Turbo譯碼器的ASIC實(shí)現(xiàn)過程中,本文結(jié)合Synopsys的相關(guān)EDA工具對ASIC設(shè)計(jì)和實(shí)現(xiàn)涉及的相關(guān)重要知識點(diǎn)進(jìn)行了總結(jié)和分析。此外,還建立了一套完整的基于SMIC130nm工藝的前端綜合與物理實(shí)現(xiàn)的設(shè)計(jì)流程和相應(yīng)Tcl腳本,具體包括邏輯綜合、版圖實(shí)現(xiàn)、版圖物理驗(yàn)證、靜態(tài)時序分析、形式驗(yàn)證和時序后仿真等。這套流程和腳本將為后期其他ASIC芯片設(shè)計(jì)項(xiàng)目的開發(fā)提供參考范例和思路,縮短項(xiàng)目開發(fā)時間。最終流片生產(chǎn)的譯碼芯片相關(guān)參數(shù)如下:譯碼芯片基于概率計(jì)算,采用MAX-LOG-MAP算法,譯碼并行度為全并行,譯碼碼長可選,為40到384一共44種可選碼長,采用SMIC130nm 1P8M1TM CMOS工藝,規(guī)模為百萬門級,芯片面積為23.8mm2,譯碼時鐘頻率默認(rèn)工作在100MHz,經(jīng)仿真測試極限頻率可達(dá)200MHz。
【關(guān)鍵詞】：全并行 Turbo譯碼 邏輯綜合 物理實(shí)現(xiàn) 芯片驗(yàn)證
【學(xué)位授予單位】：電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TN911.22
【目錄】：

• 摘要5-6
• ABSTRACT6-16
• 縮略詞表16-19
• 第一章 緒論19-27
• 1.1 ASIC設(shè)計(jì)發(fā)展及現(xiàn)狀19-21
• 1.1.1 ASIC設(shè)計(jì)簡介19-20
• 1.1.2 ASIC設(shè)計(jì)現(xiàn)狀20-21
• 1.2 Turbo碼譯碼概述21-25
• 1.2.1 Turbo碼譯碼基本原理21-24
• 1.2.2 Turbo譯碼的發(fā)展及挑戰(zhàn)24
• 1.2.3 概率計(jì)算簡介及其在Turbo碼譯碼中的應(yīng)用24-25
• 1.3 論文背景及本人工作25-26
• 1.3.1 論文課題來源25
• 1.3.2 本人承擔(dān)主要工作25-26
• 1.4 論文組織結(jié)構(gòu)26-27
• 第二章 Turbo譯碼芯片設(shè)計(jì)概述27-41
• 2.1 基于標(biāo)準(zhǔn)單元的ASIC設(shè)計(jì)流程27-33
• 2.1.1 ASIC前端設(shè)計(jì)流程27-29
• 2.1.2 ASIC后端設(shè)計(jì)流程29-31
• 2.1.3 Turbo譯碼芯片使用的EDA工具31-33
• 2.2 Turbo譯碼芯片概述33-40
• 2.2.1 選用工藝庫介紹33
• 2.2.2 STA基本概念介紹33-36
• 2.2.3 Turbo譯碼芯片說明36-40
• 2.3 本章小結(jié)40-41
• 第三章 Turbo譯碼芯片邏輯綜合設(shè)計(jì)41-63
• 3.1 邏輯綜合介紹41-49
• 3.1.1 邏輯綜合概述41
• 3.1.2 邏輯綜合庫說明41-42
• 3.1.3 設(shè)計(jì)環(huán)境及約束介紹42-49
• 3.2 芯片邏輯綜合流程49
• 3.3 Turbo譯碼芯片綜合49-62
• 3.3.1 Turbo譯碼芯片HDL優(yōu)化50-53
• 3.3.2 Turbo譯碼芯片綜合過程53-60
• 3.3.3 綜合結(jié)果分析60-62
• 3.4 本章小結(jié)62-63
• 第四章 Turbo譯碼芯片物理實(shí)現(xiàn)63-91
• 4.1 譯碼芯片布圖規(guī)劃63-74
• 4.1.1 譯碼芯片初始規(guī)劃63-70
• 4.1.2 譯碼芯片電源網(wǎng)絡(luò)規(guī)劃70-74
• 4.2 譯碼芯片布局74-75
• 4.3 芯片時鐘樹設(shè)計(jì)75-80
• 4.3.1 時鐘網(wǎng)絡(luò)設(shè)計(jì)介紹76-78
• 4.3.2 譯碼芯片時鐘樹設(shè)計(jì)78-80
• 4.4 譯碼芯片的布線80-90
• 4.4.1 芯片布線介紹80-81
• 4.4.2 天線效應(yīng)與信號完整性81-82
• 4.4.3 譯碼芯片的布線實(shí)現(xiàn)82-86
• 4.4.4 譯碼芯片版圖生成86-90
• 4.5 本章小結(jié)90-91
• 第五章 Turbo譯碼芯片形式驗(yàn)證和時序驗(yàn)證91-106
• 5.1 譯碼芯片形式驗(yàn)證91-99
• 5.1.1 形式驗(yàn)證介紹91-93
• 5.1.2 芯片形式驗(yàn)證93-99
• 5.2 譯碼芯片時序驗(yàn)證99-105
• 5.2.1 靜態(tài)時序分析常用術(shù)語介紹99-101
• 5.2.2 譯碼芯片寄生RC參數(shù)提取101-102
• 5.2.3 譯碼芯片靜態(tài)時序分析102-105
• 5.3 本章小結(jié)105-106
• 第六章 Turbo譯碼芯片版圖驗(yàn)證106-113
• 6.1 Antenna天線效應(yīng)檢查106-107
• 6.2 DRC設(shè)計(jì)規(guī)則檢查107-109
• 6.3 LVS電路規(guī)則檢查109-112
• 6.4 本章小結(jié)112-113
• 第七章 Turbo譯碼芯片時序仿真113-128
• 7.1 芯片時序仿真介紹113-116
• 7.1.1 芯片時序仿真架構(gòu)平臺113-114
• 7.1.2 VCS仿真介紹114-115
• 7.1.3 負(fù)時序閾值說明115-116
• 7.2 譯碼芯片時序仿真116-127
• 7.2.1 譯碼芯片仿真環(huán)境搭建117-120
• 7.2.2 芯片時序仿真結(jié)果分析120-127
• 7.3 本章總結(jié)127-128
• 第八章 總結(jié)與展望128-129
• 8.1 論文工作總結(jié)128
• 8.2 下一步工作展望128-129
• 致謝129-130
• 參考文獻(xiàn)130-133
• 附錄1 Turbo譯碼芯片設(shè)計(jì)框圖133-139
• 附錄2 芯片各端.位置擺放139-144
• 攻讀碩士學(xué)位期間取得的成果144-145
• 學(xué)位論文評審后修改說明表145-146
• 學(xué)位論文答辯后勘誤修訂說明表146-147

【相似文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前10條

1 許成謙,林雪紅,陳嘉興;一種加速Turbo碼譯碼實(shí)現(xiàn)的改進(jìn)算法的研究[J];電子學(xué)報(bào);2002年08期

2 單永杰;韓家瑋;張洪群;李安;;衛(wèi)星數(shù)據(jù)組合譯碼技術(shù)研究與實(shí)現(xiàn)[J];微計(jì)算機(jī)信息;2011年04期

3 錢t

本文編號：322586