本文關(guān)鍵詞：北斗二代衛(wèi)星導(dǎo)航基帶信號處理芯片原型的設(shè)計與驗證，由筆耕文化傳播整理發(fā)布。

【摘要】：隨著北斗二代衛(wèi)星導(dǎo)航系統(tǒng)的開通運營,我國將迎來獨立自主衛(wèi)星導(dǎo)航的新時代,導(dǎo)航應(yīng)用系統(tǒng)用戶機芯片具有及其廣闊的市場,前景十分光明。由于導(dǎo)航芯片開發(fā)周期長,成本高且基帶信號處理性能的優(yōu)良直接決定著北斗接收機芯片導(dǎo)航、定位的性能,因此對北斗二代衛(wèi)星導(dǎo)航基帶信號處理芯片原型進行設(shè)計與驗證意義重大。論文重點對北斗二代衛(wèi)星導(dǎo)航基帶信號處理捕獲、跟蹤技術(shù)進行研究和探討,首先,通過對傳統(tǒng)捕獲算法的研究提出了一種適合高動態(tài)情形分段匹配濾波與唐檢測相結(jié)合的快速捕獲算法,主要對算法的基本原理、唐檢測門限設(shè)定以及信號捕獲算法的性能進行詳細研究,利用MATLAB、Modelsim軟件進行仿真驗證并對仿真的捕獲結(jié)果進行研究分析。其次,通過研究鎖相環(huán)、鎖頻環(huán)基本原理,采用2階鎖頻環(huán)輔助3階鎖相環(huán)環(huán)路結(jié)構(gòu)對接收信號的載波頻率進行跟蹤,采用基于載波輔助的2階延遲鎖相環(huán)環(huán)路結(jié)構(gòu)對接收信號的偽碼相位進行準確跟蹤,并利用MATLAB軟件對跟蹤環(huán)路的穩(wěn)定性和可靠性進行驗證分析。最后在FPGA與DSP開發(fā)平臺上對設(shè)計實現(xiàn)進行驗證分析,驗證結(jié)果與設(shè)計要求相一致說明北斗二代衛(wèi)星導(dǎo)航基帶信號處理芯片原型的設(shè)計具有可行性,為后續(xù)芯片的研制打下良好的基礎(chǔ)。
【關(guān)鍵詞】：衛(wèi)星導(dǎo)航 北斗二代 捕獲 跟蹤 FPGA
【學(xué)位授予單位】：河北科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TN967.1
【目錄】：

• 摘要4-5
• Abstract5-8
• 第1章 緒論8-14
• 1.1 研究背景及意義8-9
• 1.2 國內(nèi)外發(fā)展現(xiàn)狀9
• 1.3 接收機基本原理9-11
• 1.4 本文研究內(nèi)容及安排11
• 1.5 本章小結(jié)11-14
• 第2章 北斗二代衛(wèi)星導(dǎo)航信號與芯片原型的研究14-26
• 2.1 北斗二代導(dǎo)航信號的結(jié)構(gòu)14-21
• 2.1.1 載波與多普勒頻率16-17
• 2.1.2 測距碼序列17-19
• 2.1.3 導(dǎo)航電文數(shù)據(jù)碼19-21
• 2.2 中頻信號源的產(chǎn)生21-22
• 2.3 芯片原型設(shè)計的基本框架22-25
• 2.4 本章小結(jié)25-26
• 第3章 北斗二代基帶信號捕獲及設(shè)計實現(xiàn)26-44
• 3.1 傳統(tǒng)基帶信號捕獲算法研究27-30
• 3.1.1 時域串行搜索27-28
• 3.1.2 頻域并行搜索28-30
• 3.2 匹配濾波與唐檢測相結(jié)合的捕獲算法30-35
• 3.2.1 捕獲算法基本原理31-33
• 3.2.2 唐檢測門限設(shè)定33-34
• 3.2.3 捕獲算法性能分析34-35
• 3.3 捕獲算法的FPGA實現(xiàn)過程35-42
• 3.3.1 捕獲算法實現(xiàn)基本原理35-37
• 3.3.2 捕獲算法實現(xiàn)詳細模塊設(shè)計37-40
• 3.3.3 捕獲算法的modelsim仿真與分析40-42
• 3.4 本章小結(jié)42-44
• 第4章 北斗二代基帶信號跟蹤及設(shè)計實現(xiàn)44-56
• 4.1 基本鎖相環(huán)44-48
• 4.1.1 鎖相環(huán)基本原理44-46
• 4.1.2 環(huán)路階數(shù)及穩(wěn)態(tài)響應(yīng)46-48
• 4.2 基帶信號跟蹤環(huán)路48-52
• 4.2.1 載波跟蹤環(huán)路48-50
• 4.2.2 偽碼跟蹤環(huán)路50-51
• 4.2.3 環(huán)路跟蹤精度分析51-52
• 4.3 環(huán)路設(shè)計實現(xiàn)及仿真52-54
• 4.4 本章小結(jié)54-56
• 第5章 芯片原型的設(shè)計與驗證56-62
• 5.1 芯片原型方案驗證的平臺介紹56-57
• 5.2 芯片原型驗證平臺的實現(xiàn)57-59
• 5.2.1 FPGA平臺電路設(shè)計58-59
• 5.2.2 DSP及外圍電路59
• 5.3 芯片原型方案的驗證實現(xiàn)59-61
• 5.4 本章小結(jié)61-62
• 結(jié)論62-64
• 參考文獻64-67
• 致謝67

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前1條

1 熊小莉;直接序列擴頻信號數(shù)字科斯塔斯環(huán)的分析與設(shè)計[J];電訊技術(shù);2001年04期

  本文關(guān)鍵詞：北斗二代衛(wèi)星導(dǎo)航基帶信號處理芯片原型的設(shè)計與驗證，，由筆耕文化傳播整理發(fā)布。

本文編號：319268