提出一種基于Wallace樹(shù)優(yōu)化的HEVC/H.265分像素插值濾波算法的實(shí)現(xiàn)方案.模塊采用按行流水插值架構(gòu),通過(guò)Wallace樹(shù)壓縮器對(duì)插值過(guò)程中的各項(xiàng)進(jìn)行壓縮,僅在最終輸出結(jié)果時(shí)使用加法器.該算法不僅減少了硬件面積,而且提高了模塊可工作的最高頻率.將所提算法在硬件上進(jìn)行驗(yàn)證,硬件設(shè)計(jì)以Verilog HDL語(yǔ)言描述,以8 px×8 px大小PU為最小插值單元,使用Modelsim進(jìn)行功能仿真驗(yàn)證,在Synopsys Design Compiler中以SAED（Synopsys Armenia education department） 32 nm標(biāo)準(zhǔn)單元庫(kù)進(jìn)行綜合,模塊可達(dá)到的最高工作頻率為636.9 MHz,邏輯門數(shù)為32 960,吞吐率為11.3 px/時(shí)鐘周期. 

【文章來(lái)源】：福州大學(xué)學(xué)報(bào)(自然科學(xué)版). 2020,48(02)北大核心

【文章頁(yè)數(shù)】：6 頁(yè)

【部分圖文】：

圖1 分像素搜索

以行輸入一次可以插值8個(gè)像素的分像素插值濾波處理器如圖2所示. 將分像素插值過(guò)程分解為水平方向插值和豎直方向插值, 實(shí)現(xiàn)的濾波模塊由8個(gè)8抽頭的水平方向?yàn)V波器hf0～hf7、 8個(gè)8抽頭的豎直方向?yàn)V波器vf0～vf7組成, 中間用了8 ×8個(gè)寄存器作緩沖. 為插值8 px × 8 px PU, 需要在左邊和上邊多讀入3個(gè)參考像素, 右邊和下邊多讀入4個(gè)參考像素, 即共讀入15×15個(gè)參考像素. 這些參考像素將在每個(gè)時(shí)鐘周期以行為單位輸入分像素插值濾波處理器. 其中水平濾波器hf0將讀入Y0～Y7共8個(gè)參考像素, hf1讀入Y1～Y8, …, hf7讀入Y7～Y14. 在讀入對(duì)應(yīng)的參考像素后水平濾波器將通過(guò)選擇器選擇某1個(gè)分像素位置塊進(jìn)行濾波, 分像素位置的控制信息來(lái)自于上層模塊. 每個(gè)時(shí)鐘周期所有水平濾波器共產(chǎn)生8×1個(gè)分像素并存入中間的寄存器組, 寄存器組整體向下移一個(gè)單元. 8個(gè)時(shí)鐘周期后所有寄存器都被填滿, 豎直濾波器讀入寄存器中的分像素并開(kāi)始工作. 豎直濾波器計(jì)算過(guò)程需2個(gè)時(shí)鐘周期, 流水操作除第1個(gè)時(shí)鐘周期外, 每列每1個(gè)時(shí)鐘都可以完成1組數(shù)據(jù)計(jì)算. 在豎直分像素計(jì)算的同時(shí), 水平分像素依舊每個(gè)時(shí)鐘周期更新一行. 在輸出最終結(jié)果前, 水平分像素和豎直分像素會(huì)通過(guò)選擇器進(jìn)行篩選, 插值過(guò)程結(jié)束將得到8×8的分像素. 因此, 本方案有9個(gè)時(shí)鐘周期處于等待狀態(tài). 在此之后, 如果參考像素持續(xù)不斷地輸入, 每17個(gè)時(shí)鐘周期將計(jì)算192個(gè)分像素, 吞吐率可以達(dá)到11.3 px/時(shí)鐘周期.2 基于Wallace樹(shù)壓縮算法的分像素插值單元

3-2壓縮器

【參考文獻(xiàn)】：
期刊論文
[1]一種高壓縮Wallace樹(shù)的快速乘法器設(shè)計(jì)[J]. 朱鑫標(biāo),施隆照.  微電子學(xué)與計(jì)算機(jī). 2013(02)
[2]一種wallace樹(shù)壓縮器硬件結(jié)構(gòu)的實(shí)現(xiàn)[J]. 管幸福,余寧梅,路偉.  計(jì)算機(jī)工程與應(yīng)用. 2011(23)
[3]32×32高速乘法器的設(shè)計(jì)與實(shí)現(xiàn)[J]. 李軍強(qiáng),李東生,李奕磊,周志增.  微電子學(xué)與計(jì)算機(jī). 2009(12)



本文編號(hào)：3031348