針對(duì)密碼算法的高效能實(shí)現(xiàn)問題,該文提出了一種基于數(shù)據(jù)流的粗粒度可重構(gòu)密碼邏輯陣列結(jié)構(gòu)PVHArray.通過(guò)研究密碼算法運(yùn)算及控制結(jié)構(gòu)特征,基于可重構(gòu)陣列結(jié)構(gòu)設(shè)計(jì)方法,提出了以流水可伸縮的粗粒度可重構(gòu)運(yùn)算單元、層次化互連網(wǎng)絡(luò)和面向周期級(jí)的分布式控制網(wǎng)絡(luò)為主體的粗粒度可重構(gòu)密碼邏輯陣列結(jié)構(gòu)及其參數(shù)化模型.為了提升可重構(gòu)密碼邏輯陣列的算法實(shí)現(xiàn)效能,該文結(jié)合密碼算法映射結(jié)果,確定模型參數(shù),構(gòu)建了規(guī)模為4×4的高效能PVHArray結(jié)構(gòu).基于55nm CMOS工藝進(jìn)行流片驗(yàn)證,芯片面積為12.25mm²,同時(shí),針對(duì)該陣列芯片進(jìn)行密碼算法映射.實(shí)驗(yàn)結(jié)果表明,該文提出高效能PVHArray結(jié)構(gòu)能夠有效支持分組、序列以及雜湊密碼算法的映射,在密文分組鏈接（CBC）模式下,相較于可重構(gòu)密碼邏輯陣列REMUS_LPP結(jié)構(gòu),其單位面積性能提升了約12.9%,單位功耗性能提升了約13.9%. 

【文章來(lái)源】：電子學(xué)報(bào). 2020,48(04)北大核心

【文章頁(yè)數(shù)】：9 頁(yè)

【文章目錄】：
1 引言
2 粗粒度可重構(gòu)密碼邏輯陣列研究
    2.1 流水可伸縮的粗粒度可重構(gòu)運(yùn)算單元
    2.2 層次化互連網(wǎng)絡(luò)結(jié)構(gòu)
    2.3 面向周期級(jí)的分布式控制網(wǎng)絡(luò)
        （1）計(jì)數(shù)比較模塊
        （2）布爾運(yùn)算模塊
        （3）可旁路寄存器模塊
    2.4 高效能PVHArray結(jié)構(gòu)
3 實(shí)驗(yàn)與驗(yàn)證
4 結(jié)束語(yǔ)


【參考文獻(xiàn)】：
期刊論文
[1]可重構(gòu)分組密碼邏輯陣列加權(quán)度量模型及高能效映射算法[J]. 杜怡然,南龍梅,戴紫彬,李偉.  電子學(xué)報(bào). 2019(01)
[2]面向分組密碼的可重構(gòu)異構(gòu)多核并行處理架構(gòu)[J]. 馮曉,李偉,戴紫彬,馬超,李功麗.  電子學(xué)報(bào). 2017(06)
[3]新型可重構(gòu)移位-置換單元研究與設(shè)計(jì)[J]. 馬超,李偉,戴紫彬,馮曉.  電子學(xué)報(bào). 2017(05)
[4]A Reconfigurable Block Cryptographic Processor Based on VLIW Architecture[J]. LI Wei,ZENG Xiaoyang,NAN Longmei,CHEN Tao,DAI Zibin.  中國(guó)通信. 2016(01)

碩士論文
[1]面向云計(jì)算的性能與功耗可配置安全終端技術(shù)研究[D]. 黃偉.復(fù)旦大學(xué) 2011



本文編號(hào)：2967878