隨著現(xiàn)代技術(shù)的發(fā)展,雷達(dá)的功能不斷強(qiáng)大,在國(guó)防和民用生活領(lǐng)域扮演著至關(guān)重要的角色。現(xiàn)代雷達(dá)功能的復(fù)雜化需要信號(hào)的頻率、帶寬、調(diào)制類型以及捷變速度等性能上的大幅提升,信號(hào)的波形種類趨于任意化。高性能任意信號(hào)發(fā)生器不僅可以產(chǎn)生低噪聲、低抖動(dòng)和預(yù)加重的寬帶多通道射頻信號(hào),而且能夠復(fù)現(xiàn)真實(shí)的、無(wú)失真的實(shí)際信號(hào),在現(xiàn)代雷達(dá)系統(tǒng)研制與測(cè)試流程中極其重要。本文針對(duì)寬帶多通道信號(hào)發(fā)生器的系統(tǒng)架構(gòu)進(jìn)行分析研究,確定采用上位機(jī)結(jié)合FPGA以及高速DAC的設(shè)計(jì)架構(gòu)。由于上位機(jī)開發(fā)具有高度的靈活性,通過(guò)數(shù)學(xué)建模工具能夠產(chǎn)生任意波形的基帶信號(hào);然后利用FPGA實(shí)現(xiàn)基帶信號(hào)的高速數(shù)字上變頻處理;最后由高速DAC進(jìn)行可選擇的第二級(jí)數(shù)字上變頻處理并完成數(shù)模轉(zhuǎn)換,實(shí)現(xiàn)目標(biāo)模擬信號(hào)的輸出。文章首先介紹寬帶多通道信號(hào)發(fā)生器的原理,包括直接數(shù)字信號(hào)合成技術(shù)以及數(shù)字上變頻原理,根據(jù)現(xiàn)代化雷達(dá)對(duì)信號(hào)的需求,設(shè)計(jì)系統(tǒng)的實(shí)現(xiàn)方案。其次闡述基于FPGA的寬帶多通道信號(hào)發(fā)生器的實(shí)現(xiàn)過(guò)程,詳細(xì)敘述基于DDR3的乒乓存儲(chǔ)結(jié)構(gòu)設(shè)計(jì),實(shí)現(xiàn)緩存上位機(jī)發(fā)送來(lái)的基帶信號(hào)。重點(diǎn)說(shuō)明第一級(jí)高速數(shù)字上變頻的實(shí)現(xiàn)結(jié)構(gòu),包括抗混疊濾波器以及并行數(shù)控振蕩器等結(jié)構(gòu)... 

【文章來(lái)源】：西安電子科技大學(xué)陜西省 211工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：81 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

AV1450前面板

圖3.3 DDR3 芯片結(jié)構(gòu)框圖下面對(duì) DDR3 存儲(chǔ)器的主要相關(guān)術(shù)語(yǔ)以及關(guān)鍵參數(shù)進(jìn)行介紹，方便理解 DDR3的工作原理。1) 激活操作：行激活過(guò)程為 Bank 地址連同行地址一并發(fā)出，列地址與讀/寫操作同時(shí)發(fā)出的過(guò)程，稱為“讀/寫命令”；規(guī)定從行激活開始到“讀/寫命令”發(fā)出所需的時(shí)間稱為tRCD。2) 預(yù)充電：一次讀寫完成后，若需要操作當(dāng)前 Bank 內(nèi)其它行，那么先關(guān)閉原來(lái)的工作行，然后操作新行的過(guò)程。3) 刷新：因?yàn)?DDR3 存儲(chǔ)單元中電容能夠保持穩(wěn)定狀態(tài)的時(shí)間為 64ms，所以有必要周期性的對(duì)數(shù)據(jù)重新寫入以保證數(shù)據(jù)狀態(tài)的正確性，刷新速度＝64ms /行數(shù)。4) ZQCL：上電初始化后，ZQCL 會(huì)喚醒 DDR3 芯片內(nèi)的校準(zhǔn)機(jī)制，校準(zhǔn)值將映射為輸出驅(qū)動(dòng)以及 ODT 阻值。5) ZQCS：周期性的校準(zhǔn)操作，校準(zhǔn)時(shí)間相比于 ZQCL 更短，根據(jù)檢測(cè)的溫度

地址個(gè)數(shù)不能超前有效數(shù)據(jù)的個(gè)數(shù)，即 UI_addr 要小于或等于 WR_cnt，否則 DDR3內(nèi)存某些地址存儲(chǔ)的數(shù)據(jù)出現(xiàn)重復(fù)現(xiàn)象，造成其它有效數(shù)據(jù)丟失。圖3.12 寫數(shù)據(jù)時(shí)序仿真圖3.13 讀數(shù)據(jù)時(shí)序仿真上圖為 DDR3 SDRAM 讀數(shù)據(jù)時(shí)序仿真，整個(gè)過(guò)程由用戶提供的 Rd_mode 信號(hào)上升沿作為觸發(fā)條件，UI_cmd 信號(hào)由 3’b000 變?yōu)?3’b001，指示 MIG IP 核切換到讀操作模式。與寫數(shù)據(jù)類似，由于突發(fā)讀模式，所以地址按照 8 的間隔依次增加，當(dāng)

【參考文獻(xiàn)】：
期刊論文
[1]基于FPGA的DDS信號(hào)發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)[J]. 崔永俊,王晉偉,賈磊,楊兵.  電子器件. 2016(02)
[2]基于FPGA的PCI Express 3.0高速DMA控制器設(shè)計(jì)[J]. 業(yè)青青,刁節(jié)濤,李楠,孫兆林.  數(shù)字技術(shù)與應(yīng)用. 2015(08)
[3]基于JESD204協(xié)議的高速串行采集系統(tǒng)[J]. 冉焱,席鵬飛.  電子科技. 2015(05)
[4]基于FPGA的DDR3 SDRAM控制器設(shè)計(jì)及實(shí)現(xiàn)[J]. 張剛,賈建超,趙龍.  電子科技. 2014(01)
[5]基于FPGA的高速DUC設(shè)計(jì)與高效實(shí)現(xiàn)[J]. 張海峰,趙愛玲.  電訊技術(shù). 2012(07)
[6]基于并行NCO的寬帶數(shù)字下變頻器[J]. 廉昕,姜坤,王元?dú)J,許可.  電子測(cè)量技術(shù). 2012(07)
[7]VPX總線的技術(shù)規(guī)范及應(yīng)用[J]. 鄭東衛(wèi),陳矛,羅丁利.  火控雷達(dá)技術(shù). 2009(04)
[8]DDS中幾種關(guān)鍵的ROM壓縮方法[J]. 孟玉潔,賈懷義,陶成.  天津通信技術(shù). 2004(01)

博士論文
[1]寬帶雷達(dá)信號(hào)產(chǎn)生與處理技術(shù)研究[D]. 萬(wàn)永倫.電子科技大學(xué) 2007

碩士論文
[1]基于AD9957的任意波形發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)[D]. 馬穩(wěn).西安電子科技大學(xué) 2015
[2]寬帶數(shù)字接收機(jī)信號(hào)處理平臺(tái)設(shè)計(jì)[D]. 田充足.西安電子科技大學(xué) 2015
[3]基于射頻采樣的多通道數(shù)據(jù)采集設(shè)計(jì)與實(shí)現(xiàn)[D]. 許士杰.西安電子科技大學(xué) 2015
[4]基于FPGA的DDR3控制器IP設(shè)計(jì)與驗(yàn)證[D]. 楊軍.南昌航空大學(xué) 2015
[5]寬帶雷達(dá)數(shù)字化波形產(chǎn)生技術(shù)研究[D]. 陳建康.西安電子科技大學(xué) 2013
[6]基于FPGA的DDR3控制器設(shè)計(jì)與驗(yàn)證[D]. 孟曉東.國(guó)防科學(xué)技術(shù)大學(xué) 2012
[7]全數(shù)字寬帶雷達(dá)信號(hào)產(chǎn)生技術(shù)研究[D]. 薛備.國(guó)防科學(xué)技術(shù)大學(xué) 2011
[8]MIMO發(fā)射系統(tǒng)中基于System Generator的數(shù)字中頻系統(tǒng)的設(shè)計(jì)[D]. 胡玲.武漢理工大學(xué) 2010
[9]汽車倒車?yán)走_(dá)預(yù)警系統(tǒng)研究[D]. 吳妍.武漢理工大學(xué) 2007



本文編號(hào)：2955844