針對5G標(biāo)準(zhǔn)中對低延時和編碼靈活性的要求,本文提出了一種高并行度的低密度奇偶校驗（Low-Density Parky-Check,LDPC）碼編碼算法并設(shè)計了相應(yīng)的硬件結(jié)構(gòu)。編碼算法對校驗位的計算流程進行了改進,通過將對應(yīng)5G標(biāo)準(zhǔn)中校驗矩陣單對角和雙對角結(jié)構(gòu)的不同編碼步驟并行化提高了運算速度。在硬件結(jié)構(gòu)上一方面設(shè)計了多路并行的運算結(jié)構(gòu)通過同時求解多個編碼步驟降低了處理時延,另一方面靈活的結(jié)構(gòu)設(shè)計使其可以有效地支持5 G不同場景下對碼長和碼率的要求,并通過分組計算校驗位實現(xiàn)了對遞增冗余的HARQ （IR-HARQ）方案的支持。仿真結(jié)果表明,在200 MHz的系統(tǒng)時鐘頻率下,本設(shè)計的信息吞吐量可達35 Gbps。 

【文章來源】：信號處理. 2020年02期 北大核心

【文章頁數(shù)】：9 頁

【參考文獻】：
期刊論文
[1]10Gbps LDPC編碼器的FPGA設(shè)計[J]. 袁瑞佳,白寶明,童勝.  電子與信息學(xué)報. 2011(12)
[2]800Mbps準(zhǔn)循環(huán)LDPC碼譯碼器的FPGA實現(xiàn)[J]. 張仲明,許拔,楊軍,張爾揚.  信號處理. 2010(02)

碩士論文
[1]碼率兼容的LDPC編譯碼器設(shè)計與實現(xiàn)[D]. 劉齊.電子科技大學(xué) 2019
[2]5G通信系統(tǒng)中LDPC編譯碼器的設(shè)計與實現(xiàn)[D]. 白薇.西安電子科技大學(xué) 2018



本文編號：2942959