基于多核DSP的信號采集處理板設(shè)計
[Abstract]:With the development of science and technology, the requirement of radar system for signal acquisition and processing card is also increasing. At the same time, the increasingly complex real-time signal processing algorithm for the signal acquisition processing board processing speed, data throughput and other aspects of the requirements are constantly improving. With the continuous expansion of the application field of the signal acquisition and processing board, all kinds of platforms have higher requirements on the volume, power consumption and working environment of the signal acquisition and processing board. Under this background, a new design scheme of signal acquisition and processing board is presented in this paper. Considering the requirements of high precision, small volume, high processing speed, large data throughput and the universality and expansibility of the board, the signal acquisition and processing board is designed, The board is based on a high precision AD, a high performance FPGA, a multi core DSP and CPCI-E standard bus, and connects the main chips with a high speed serial bus. This paper first analyzes the system requirements of the board, completes the selection of the main chips according to the system requirements of the board, and introduces the CPCI-E standard bus platform, then gives the design ideas, principles and methods of the power supply system and the clock system on the board card. Then the design principle of high speed serial bus (SRIO,PCIE, Gigabit Ethernet) is designed and debugged, and the high speed data exchange in the card is realized. The transmission rate and workflow of the SRIO interface are explained emphatically, and the stability test of the interface is completed. Finally, the remote dynamic loading of the card is completed. In this paper, the hardware design of the signal acquisition and processing board, the design of high-speed interface and the loading of multi-core DSP are completed, which has certain engineering application value.
【學(xué)位授予單位】:西安電子科技大學(xué)
【學(xué)位級別】:碩士
【學(xué)位授予年份】:2014
【分類號】:TN911.7
【相似文獻】
相關(guān)期刊論文 前10條
1 楊月德;黃順喜;;電信號采集處理系統(tǒng)的接地問題[J];電子技術(shù);1985年12期
2 齊子元,謝桂海,劉毅,明亮;一種實時語音信號采集處理系統(tǒng)的設(shè)計與實現(xiàn)[J];計算機工程與應(yīng)用;2005年09期
3 李常峰;王洪君;王效杰;;雙極性信號采集處理系統(tǒng)設(shè)計與實現(xiàn)[J];現(xiàn)代電子技術(shù);2010年03期
4 韋宏衛(wèi);楊仁忠;唐夢輝;;基于FPGA的實時采集處理技術(shù)研究與實現(xiàn)[J];微計算機信息;2008年13期
5 劉文;高速數(shù)字信號采集處理系統(tǒng)設(shè)計[J];應(yīng)用科技;2003年07期
6 趙星漢;于洋;;基于自主可控計算平臺的信號采集處理系統(tǒng)設(shè)計與實現(xiàn)[J];中國電子科學(xué)研究院學(xué)報;2013年01期
7 郭宏福;豐大軍;白麗娜;;一種快速實時工頻信號采集處理的新方法[J];電子科技;2009年12期
8 韓紅幫;解永剛;張恒云;楊亞彪;李海雁;;基于聲卡的雙通道實時信號采集處理系統(tǒng)設(shè)計[J];電子設(shè)計工程;2013年02期
9 許佳龍;張一聞;劉建平;;基于麥克風(fēng)陣列的信號采集處理系統(tǒng)設(shè)計[J];電子科技;2011年09期
10 蔡鍔,錢志博,高文英;數(shù)字式智能渦街流量計系統(tǒng)的設(shè)計[J];儀表技術(shù)與傳感器;2005年06期
相關(guān)會議論文 前2條
1 楊健群;馬殿富;;基于網(wǎng)絡(luò)的多導(dǎo)生理信號采集處理系統(tǒng)應(yīng)用軟件的研制[A];第六屆全國人—機—環(huán)境系統(tǒng)工程學(xué)術(shù)會議論文集[C];2003年
2 苗敏;柳曉鳴;;基于FPGA的雷達信號采集處理系統(tǒng)的設(shè)計[A];中國航海學(xué)會通信導(dǎo)航專業(yè)委員會2006年學(xué)術(shù)年會論文集[C];2006年
相關(guān)碩士學(xué)位論文 前10條
1 李文俊;高速CCD信號采集處理系統(tǒng)軟件設(shè)計[D];西安電子科技大學(xué);2010年
2 林志廣;地下目標(biāo)定位、識別研究及信號采集處理機設(shè)計[D];電子科技大學(xué);2006年
3 王芳;高速信號采集處理系統(tǒng)及其應(yīng)用研究[D];西北工業(yè)大學(xué);2006年
4 樓維中;高速CCD信號采集處理系統(tǒng)的設(shè)計與實現(xiàn)[D];西安電子科技大學(xué);2009年
5 李雪松;高射速自動炮位移速度信號采集處理系統(tǒng)設(shè)計[D];西安電子科技大學(xué);2006年
6 張鵬遠(yuǎn);基于AD7656的信號采集處理板設(shè)計[D];鄭州大學(xué);2014年
7 宋亞坪;基于多核DSP的信號采集處理板設(shè)計[D];西安電子科技大學(xué);2014年
8 于雪蓮;基于DSP的通用測井信號采集處理系統(tǒng)的研究[D];西安科技大學(xué);2004年
9 黃建松;基于SOPC技術(shù)的雷達信號采集處理傳輸[D];南京信息工程大學(xué);2008年
10 黃婷;基于LabVIEW的生物醫(yī)學(xué)信號采集處理系統(tǒng)的設(shè)計[D];長春理工大學(xué);2005年
,本文編號:2257114
本文鏈接:http://sikaile.net/kejilunwen/wltx/2257114.html