發(fā)布時間：2018-02-21 08:36

  本文關(guān)鍵詞： 低密度奇偶校驗碼 準循環(huán) Efficient編碼算法 現(xiàn)場可編程門陣列　出處：《電子科技大學》2014年碩士論文　論文類型：學位論文

【摘要】：LDPC碼的全稱是低密度奇偶校驗碼,它是線性分組碼的一種,目前在通信領(lǐng)域得到了廣泛的應(yīng)用,為多種標準所采用。同Turbo碼一樣,它有著接近香農(nóng)限的優(yōu)異性能,并且LDPC碼的誤碼率可以通過多次迭代譯碼的方法來有效地降低。LDPC碼的校驗矩陣具有稀疏特性,有利于簡化編碼時的計算復(fù)雜度,而QC-LDPC碼則是通過對基礎(chǔ)矩陣進行循環(huán)移位而得到的一種具有循環(huán)特性的LDPC碼,這種循環(huán)特性使它減少了編譯碼過程中存儲校驗矩陣所需要的存儲空間,進一步的簡化了編譯碼的過程。本文所要實現(xiàn)的是基于WIFI系統(tǒng)的數(shù)據(jù)傳輸,需要較高的吞吐率與時鐘頻率,較低的誤碼率以及可接受的資源消耗。為解決這一問題,本文選擇了QC-LDPC碼的Efficient編碼算法,并對該算法進行了硬件實現(xiàn),最后給出了具體的硬件指標。在對線性分組碼的相關(guān)概念進行介紹之后,本文簡述了LDPC碼的概念、分類以及編譯碼的基本原理。然后分析了通過生成矩陣進行編碼的LDPC編碼算法的復(fù)雜度,并與Efficient編碼算法的復(fù)雜度進行了對比,前者復(fù)雜度為O(),后者為O(n)�；谙到y(tǒng)的需求,本文選擇了Efficient算法來進行LDPC碼的編碼。針對該算法,本文給出了QC-LDPC編碼器的設(shè)計方案以及個子模塊的電路結(jié)構(gòu),并對各模塊進行了功能仿真。設(shè)計的編碼器可以兼容四種碼率,編碼器頂層接口時序的正確性也通過功能仿真得到了驗證。在進行測試與驗證時,本文將編碼器編碼產(chǎn)生的碼字與相關(guān)控制信息通過串口一起傳回PC,通過Matlab來分析編碼結(jié)果是否正確,以此完成驗證過程。文中給出了驗證平臺中各模塊的設(shè)計方案,最后得到了驗證結(jié)果以及編碼器所能達到的硬件指標本文所設(shè)計的QC-LDPC編碼器達到了系統(tǒng)要求,最后實現(xiàn)的指標如下:輸入位寬32bit;輸出位寬96bit;穩(wěn)定時鐘頻率200MHz,最高時鐘頻率250MHz,關(guān)鍵路徑延遲為3.761ns;吞吐率為5Gbps;碼長2304bit,碼率為5/6時,在信噪比為3dB的情況下,通過BP譯碼算法進行譯碼后,所得的誤碼率為10-7,滿足系統(tǒng)所提出的指標要求。
[Abstract]:The full name of LDPC code is low density parity check code. It is a kind of linear block code. It has been widely used in the field of communication and adopted by many standards. Like Turbo code, it has excellent performance close to Shannon limit. Moreover, the error rate of LDPC codes can be effectively reduced by multiple iterative decoding, which can reduce the sparse property of the check matrix of the. LDPC codes, which is helpful to simplify the computational complexity of the codes. The QC-LDPC code is a kind of LDPC code with cyclic property, which reduces the storage space needed to store the check matrix in the process of encoding and decoding. In order to solve this problem, the data transmission based on WIFI system needs high throughput and clock frequency, low bit error rate and acceptable resource consumption. In this paper, the Efficient coding algorithm of QC-LDPC code is selected, and the algorithm is implemented in hardware. Finally, the specific hardware specifications are given. After introducing the related concepts of linear block code, the concept of LDPC code is briefly described. Then, the complexity of LDPC coding algorithm based on generating matrix is analyzed and compared with that of Efficient coding algorithm. In this paper, Efficient algorithm is chosen to encode the LDPC code. For this algorithm, the design scheme of the QC-LDPC encoder and the circuit structure of the sub-module are given, and the functional simulation of each module is carried out. The encoder designed can be compatible with four code rates. The correctness of the timing of the top-level interface of the encoder is also verified by functional simulation. In this paper, the codewords generated by encoder coding and related control information are transmitted back to PCC through serial port, and the code result is analyzed by Matlab to complete the verification process. The design scheme of each module in the verification platform is given in this paper. Finally, the verification results and the hardware specifications of the encoder are obtained. The QC-LDPC encoder designed in this paper meets the requirements of the system. The results are as follows: input bit width 32 bit; output bit width 96 bit; stable clock frequency 200 MHz, maximum clock frequency 250 MHz, critical path delay 3.761 ns; throughput 5 Gbps. code length 2304 bit, code rate 5/6, when SNR is 3 dB, After decoding by BP decoding algorithm, the BER is 10 ~ (-7), which meets the requirements of the system.
【學位授予單位】：電子科技大學
【學位級別】：碩士
【學位授予年份】：2014
【分類號】：TN92;TN911.22

【共引文獻】

相關(guān)期刊論文 前2條

1 彭萬權(quán);伍小兵;張承暢;馮文江;;一種新的準隨機LDPC卷積碼及窗譯碼[J];電子學報;2014年07期

2 寧平;;IEEE 802.16e標準中LDPC編碼的實現(xiàn)與仿真[J];電子技術(shù)應(yīng)用;2014年09期

相關(guān)博士學位論文 前1條

1 王金鵬;移動通信系統(tǒng)中無線資源管理及其性能研究[D];大連海事大學;2011年

相關(guān)碩士學位論文 前10條

1 李千玲;DVB-T2標準中LDPC編譯碼的DSP實現(xiàn)[D];電子科技大學;2011年

2 王英倫;LTE系統(tǒng)中LDPC碼的性能研究與FPGA實現(xiàn)[D];中南大學;2013年

3 李秀花;超短波高速數(shù)傳電臺中的信道編譯碼技術(shù)研究[D];杭州電子科技大學;2014年

4 鐘鈞波;衛(wèi)星通信低信噪比編碼與解調(diào)技術(shù)研究[D];杭州電子科技大學;2014年

5 劉鵬;LDPC碼編譯算法研究及其在CMMB系統(tǒng)中的應(yīng)用[D];吉林大學;2014年

6 李文慧;基于ARM的高速數(shù)字信號誤碼率控制系統(tǒng)的研究[D];沈陽工業(yè)大學;2014年

7 龔怡婷;基于NGB-W系統(tǒng)下的LDPC譯碼器FPGA實現(xiàn)[D];西安電子科技大學;2014年

8 黃偉麗;基于DVB-T2標準的LDPC碼的研究[D];西安電子科技大學;2014年

9 張洋;短波寬帶調(diào)制解調(diào)器中FPGA功能模塊設(shè)計與實現(xiàn)[D];西安電子科技大學;2014年

10 吳亞楠;LDPC編譯碼的研究與性能仿真[D];河北大學;2014年

，

本文編號：1521499