本文關(guān)鍵詞：高精度占空比低抖動鎖相環(huán)設(shè)計(jì)　出處：《國防科學(xué)技術(shù)大學(xué)》2015年碩士論文　論文類型：學(xué)位論文

  更多相關(guān)文章： SERDES 鎖相環(huán) 噪聲模型 低抖動 占空比調(diào)節(jié) 版圖設(shè)計(jì)

【摘要】：SERDES是serializer(SER,并轉(zhuǎn)串)和的deserializer(DES,串轉(zhuǎn)并)的簡稱。SERDES以其良好的傳輸特點(diǎn),廣泛應(yīng)用于通信系統(tǒng)中。鎖相環(huán)作為SERDES電路系統(tǒng)中的一部分,其輸出的時鐘信號一方面可以用到發(fā)送和接收端,另一方面可以用來作為時鐘恢復(fù)的時鐘信號。隨著工藝的提高,國內(nèi)外SERDES的速度正在逐年增加,而SERDES的時鐘信號由鎖相環(huán)提供,所以高速度是鎖相環(huán)的一個特點(diǎn)。除了高速度這一特點(diǎn),相比于其他電路系統(tǒng)的鎖相環(huán),為了滿足SERDES各個模塊的誤碼率要求,鎖相環(huán)提供的時鐘信號必須抖動很低,所以低抖動也是SERDES中鎖相環(huán)的一大特點(diǎn)。另一方面鎖相環(huán)作為時鐘恢復(fù)電路的一部分,為了滿足時鐘恢復(fù)電路的雙邊沿采樣和相位的需求,多相位的提供和高精度占空比的提供也是SERDES中鎖相環(huán)的兩大特點(diǎn)。本文的主要工作如下。(1)為了設(shè)計(jì)一款低抖動的鎖相環(huán),本文先從鎖相環(huán)的基本工作原理出發(fā),構(gòu)建出了鎖相環(huán)每個主要模塊的數(shù)學(xué)傳遞函數(shù),包括閉環(huán)和開環(huán),為鎖相環(huán)的設(shè)計(jì)打下基礎(chǔ)。另一方面分析了鎖相環(huán)各個模塊的噪聲傳遞函數(shù),分析了每個模塊在噪聲傳遞函數(shù)中的特點(diǎn)以及和鎖相環(huán)帶寬的關(guān)系,來選取鎖相環(huán)的具體參數(shù)。(2)從鎖相環(huán)的各個模塊的非理想效應(yīng)出發(fā),針對各個模塊的非理想效應(yīng),對每個模塊提出了改進(jìn)措施。其中對PFD的死區(qū)時間、鑒相范圍進(jìn)行了分析,設(shè)計(jì)了一款無死區(qū)、鑒相范圍寬的PFD。CP的非理想效應(yīng)比較多,其中主要有電荷共享、時鐘饋通等,本文針對這些非理想效應(yīng),設(shè)計(jì)了一款電荷共享和時鐘饋通效應(yīng)都相對較小的CP。VCO是本文設(shè)計(jì)的一個重點(diǎn)部件,VCO的結(jié)構(gòu)直接關(guān)系到時鐘抖動、相位輸出,因此本文設(shè)計(jì)了一款低抖動、四相位的VCO。(3)由于時鐘恢復(fù)電路中有對時鐘信號占空比為百分之五十的這一要求。本文在傳統(tǒng)已有的占空比調(diào)節(jié)電路上,針對占空比調(diào)節(jié)電路可能偏離百分之五十的情況,設(shè)計(jì)了一款閉環(huán)的占空比調(diào)節(jié)電路,能很好的通過自動調(diào)節(jié)來輸出一個占空比為百分之五十的時鐘信號。同時針對占空比調(diào)節(jié)電路輸入時鐘信號頻率的變化,在電路中增加了快速反應(yīng)電路,提高了電路的反應(yīng)速度。(4)版圖作為電路設(shè)計(jì)完的工作,其設(shè)計(jì)直接關(guān)系到整個設(shè)計(jì)的性能和功能。本文針對版圖設(shè)計(jì)可能存在的問題,對版圖進(jìn)行了匹配、避免柵鎖效應(yīng)以及保護(hù)環(huán)的設(shè)計(jì)。并通過仿真電路和版圖驗(yàn)證了整個設(shè)計(jì)的功能和性能。
【學(xué)位授予單位】：國防科學(xué)技術(shù)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TN911.8

【參考文獻(xiàn)】

相關(guān)期刊論文 前1條

1 屈強(qiáng);曾烈光;;一種用于高速鎖相環(huán)的零死區(qū)鑒頻鑒相器[J];微計(jì)算機(jī)信息;2006年35期

相關(guān)碩士學(xué)位論文 前1條

1 呂郁;自適應(yīng)帶寬時鐘發(fā)生器的抖動一致性研究[D];國防科學(xué)技術(shù)大學(xué);2009年

，

本文編號：1331521