本文關(guān)鍵詞：基于TMS320DM365視頻壓縮系統(tǒng)的設計與實現(xiàn)

  更多相關(guān)文章： 視頻壓縮 DaVinci 電路設計 嵌入式系統(tǒng)

【摘要】：隨著科技的發(fā)展以及生活水平的提高,我們生活的方方面面都伴隨著視頻的身影。而原始視頻數(shù)據(jù)量大,不利于存儲與傳輸。因此,視頻數(shù)據(jù)的壓縮對于視頻應用具有極大的重要性。尤其是目前用戶對于視頻質(zhì)量要求越來越高,傳輸方式各式各樣,這對于視頻采集設備、壓縮算法以及視頻解決方案又提出了更高的要求。本文基于視頻壓縮技術(shù)的發(fā)展現(xiàn)狀,在對視頻壓縮技術(shù)有了一定的了解之后針對具體需求,設計音視頻采集壓縮傳輸系統(tǒng)。該系統(tǒng)能夠?qū)崿F(xiàn)將輸入的多路模擬視頻信號中的任一路轉(zhuǎn)換為數(shù)字視頻并以MPEG-4壓縮編碼規(guī)范壓縮處理,將兩路音頻信號轉(zhuǎn)換為數(shù)字音頻并以AAC或AC-3格式壓縮處理,并按照MPEG-2系統(tǒng)規(guī)范將音視頻壓縮數(shù)據(jù)打包為TS碼流進行傳輸。本文采用TI公司DaVinci系列低功耗、低成本的多媒體處理芯片TMS320DM365作為系統(tǒng)的核心處理器,外圍加以必要的輔助器件,完成音視頻采集壓縮傳輸?shù)那度胧较到y(tǒng)設計。作為高性能數(shù)字媒體處理器,TMS320DM365內(nèi)部集成ARM9處理器與視頻圖像協(xié)處理器,支持H.264、MPEG4等多種格式的視頻編解碼操作。其提供的強大的API函數(shù),使得用戶只需要簡單的函數(shù)調(diào)用就可以實現(xiàn)ARM核與DSP核之間的相互通信與數(shù)據(jù)共享。本文從硬件和軟件兩方面實現(xiàn)系統(tǒng)的功能,硬件方面為系統(tǒng)的硬件電路設計,主要包括音視頻采集模塊、壓縮編碼模塊、DDR存儲模塊、FALSH系統(tǒng)存儲模塊、傳輸接口模塊以及電源時鐘模塊的電路設計。軟件方面則是在設計好的硬件系統(tǒng)中搭建嵌入式系統(tǒng)開發(fā)環(huán)境,啟動Linux系統(tǒng)并進行嵌入式軟件設計。其中環(huán)境搭建包括引導程序的燒寫,內(nèi)核文件的加載以及文件系統(tǒng)的創(chuàng)建。嵌入式軟件設計采用多線程設計思路,同步實現(xiàn)視頻采集、視頻編碼與視頻傳輸?shù)染�程任務。本文設計的視頻采集壓縮傳輸系統(tǒng)支持PAL/NTSC常用制式以及復合視頻/S端子等視頻信號類型,且可以根據(jù)用戶參數(shù)實現(xiàn)分辨率、幀率、P/I幀比例的設置。系統(tǒng)可以實現(xiàn)25幀/秒、D1分辨率標清視頻的壓縮傳輸,基本滿足視頻監(jiān)控的需求。本文所設計的系統(tǒng)成本較低,功耗較小,且參數(shù)可以靈活的設置,適用于各種應用場景下的視頻監(jiān)控,具有較好的市場價值。
【關(guān)鍵詞】：視頻壓縮 DaVinci 電路設計 嵌入式系統(tǒng)
【學位授予單位】：西安電子科技大學
【學位級別】：碩士
【學位授予年份】：2015
【分類號】：TN919.8
【目錄】：

• 摘要5-6
• ABSTRACT6-10
• 縮略語對照表10-13
• 第一章 緒論13-17
• 1.1 課題研究背景及意義13
• 1.2 視頻監(jiān)控技術(shù)的發(fā)展及現(xiàn)狀13-15
• 1.3 系統(tǒng)設計的主要工作及目標15-17
• 第二章 視頻壓縮基本要素及相關(guān)技術(shù)17-25
• 2.1 視頻壓縮的基本要素介紹17-21
• 2.1.1 幀和場17-18
• 2.1.2 分辨率與高寬比18
• 2.1.3 視頻信號的類型18-19
• 2.1.4 視頻數(shù)據(jù)的存儲和傳輸19-21
• 2.2 DaVinci技術(shù)及項目平臺介紹21-23
• 2.2.1 DaVinci技術(shù)介紹21
• 2.2.2 項目平臺介紹21-23
• 2.3 本章小結(jié)23-25
• 第三章 系統(tǒng)電路設計25-41
• 3.1 DDR2緩存模塊設計26-31
• 3.1.1 DDR2的基本結(jié)構(gòu)27-28
• 3.1.2 DDR2的命令以及模式寄存器28-29
• 3.1.3 DDR2的初始化時序29
• 3.1.4 DDR2的讀/寫操作29-30
• 3.1.5 DDR2的驅(qū)動電路設計30-31
• 3.2 NAND Flash存儲模塊設計31-34
• 3.2.1 NAND Flash的基本結(jié)構(gòu)32
• 3.2.2 NAND Flash的工作原理及主要命令32-33
• 3.2.3 NAND Flash的讀寫操作33-34
• 3.2.4 NAND Flash驅(qū)動電路設計34
• 3.3 EMIF接口模塊設計34-37
• 3.3.1 EMIF接口的工作原理35-36
• 3.3.2 EMIF接口電路設計36-37
• 3.4 SPI接口設計37-39
• 3.4.2 SPI傳輸模式及讀寫時序37-38
• 3.4.3 SPI接口電路設計38-39
• 3.5 時鐘及調(diào)試接口設計39-40
• 3.5.1 時鐘模塊電路設計39-40
• 3.5.2 調(diào)試接口電路設計40
• 3.6 本章小結(jié)40-41
• 第四章 嵌入式軟件設計41-55
• 4.1 開發(fā)環(huán)境的搭建以及系統(tǒng)的啟動41-48
• 4.1.2 ROM Boot Loader43-44
• 4.1.3 User Boot Loader44
• 4.1.4 UBoot44-45
• 4.1.5 uImage45-46
• 4.1.6 文件系統(tǒng)46-48
• 4.2 嵌入式軟件設計48-51
• 4.2.1 主線程48-49
• 4.2.2 控制線程49
• 4.2.3 視頻線程49-51
• 4.3 實驗結(jié)果51-54
• 4.4 本章小結(jié)54-55
• 第五章 結(jié)論和展望55-57
• 5.1 研究結(jié)論55
• 5.2 研究展望55-57
• 參考文獻57-61
• 致謝61-63
• 作者簡介63-64

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前6條

1 解永軍;許芳;王德清;;基于SPI的雙DSP通信協(xié)議研究[J];電子世界;2014年14期

2 張旭煒;王宏;胡挺;李焰;楊慶銳;;基于EMIF模塊的DM642與FPGA接口設計與實現(xiàn)[J];光通信技術(shù);2013年12期

3 張慶林;文思群;胡旭洋;鄧祥林;;基于DM6437的EMIF接口的低引腳FPGA設計方法[J];電子技術(shù)與軟件工程;2013年16期

4 任勇屹;張祺;韋忠正;;一種FPGA和TMS320DM642的通信方案[J];計算機應用與軟件;2013年07期

5 周順燕;吳丹;;TMS320C6713 DSP的高速EMIF數(shù)據(jù)接口設計與實現(xiàn)[J];計算機測量與控制;2010年07期

6 潘睿元;張科;;TMS320DM642的外部存儲器接口引導[J];探測與控制學報;2008年S1期

，

本文編號：1039107