針對模板匹配實(shí)時(shí)性不佳、且與模板大小相關(guān)的問題,提出采用積分圖像進(jìn)行模板匹配,并設(shè)計(jì)一種基于FPGA的實(shí)時(shí)模板匹配系統(tǒng)。在對積分圖像計(jì)算方法進(jìn)行優(yōu)化的基礎(chǔ)上,該系統(tǒng)用FPGA邊接收原始圖像邊進(jìn)行積分圖像計(jì)算,并據(jù)此實(shí)現(xiàn)單個(gè)時(shí)鐘周期求解任意一個(gè)搜索區(qū)域的相似度,進(jìn)而實(shí)現(xiàn)模板的實(shí)時(shí)匹配。實(shí)驗(yàn)結(jié)果表明,文章設(shè)計(jì)的模板匹配系統(tǒng)不僅匹配準(zhǔn)確、實(shí)時(shí)性強(qiáng)、匹配速度與模板大小無關(guān),而且硬件資源消耗較少,在嵌入式實(shí)時(shí)圖像處理領(lǐng)域有較好的實(shí)用價(jià)值。

【文章頁數(shù)】：5 頁

【文章目錄】：
0 引言
1 SAD模板匹配算法優(yōu)化分析
2 基于FPGA的SAD模板匹配系統(tǒng)設(shè)計(jì)
    2.1 面向FPGA的積分圖像計(jì)算方法優(yōu)化
    2.2 基于FPGA的積分圖像實(shí)時(shí)計(jì)算
    2.3 基于積分圖像的相似度實(shí)時(shí)計(jì)算
3 仿真實(shí)驗(yàn)及分析
    3.1 積分圖像模塊仿真分析
    3.2 相似度計(jì)算模塊仿真分析
    3.3 實(shí)時(shí)模板匹配仿真分析
4 結(jié)束語



本文編號(hào)：3829491