第五代移動(dòng)通信（5th Generation Mobile Communication,5G）系統(tǒng)相比于長(zhǎng)期演進(jìn)（Long Term Evolution,LTE）系統(tǒng)制定了新的協(xié)議標(biāo)準(zhǔn),并且引入多種關(guān)鍵技術(shù)。大帶寬、大連接和低時(shí)延高可靠的5G系統(tǒng)將支撐人工智能、大數(shù)據(jù)、物聯(lián)網(wǎng)等產(chǎn)業(yè)落地,構(gòu)建萬(wàn)物互聯(lián)的智能世界。小區(qū)搜索作為5G系統(tǒng)下行基帶信號(hào)處理的關(guān)鍵環(huán)節(jié),影響著終端（User Equipment,UE）的通信質(zhì)量。本文主要研究小區(qū)標(biāo)識(shí)檢測(cè)、下行時(shí)頻同步和物理廣播信道（Physical Broadcast Channel,PBCH）接收處理,利用現(xiàn)場(chǎng)可編輯門陣列（Field Programmable Gate Array,FPGA）實(shí)現(xiàn)同步信號(hào)與物理廣播信道塊（Synchronization Signal PBCH Block,SSB）的完全檢測(cè)。主要工作內(nèi)容與創(chuàng)新如下:1.本文在5G系統(tǒng)中復(fù)現(xiàn)5種正交頻分復(fù)用（Orthogonal Frequency Division Multiplexing,OFDM）符號(hào)同步算法,并給出一種排序判決的方法,避免基于主同步信號(hào)（Primary Sy... 

【文章來(lái)源】：重慶郵電大學(xué)重慶市

【文章頁(yè)數(shù)】：110 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

小區(qū)搜索的FPGA工程

重慶郵電大學(xué)碩士學(xué)位論文第5章小區(qū)搜索的FPGA設(shè)計(jì)與實(shí)現(xiàn)68corrvalue_Q_abs。將較大值賦給IQmax，較小值賦給IQmin。再將IQmax乘以7賦給value_x，IQmin乘以3賦給value_y，并使用下式的簡(jiǎn)化方法計(jì)算模值：v18clorr_emodvaIQmaxIQmin,IQmaxau_y2lue1value_xIQmin,18else+=+(5.1)若corr_modvalue大于corr_modvalue_max，則將corr_modvalue_max更新為corr_modvalue，小區(qū)組內(nèi)標(biāo)識(shí)N2ID_temp更新為N2ID_count，最大值對(duì)應(yīng)位置corr_modvalue_max_pos更新為slide_count；否則，不更新任何值。當(dāng)N2ID_count為1和2時(shí)，分別對(duì)PSS1、PSS2的互相關(guān)結(jié)果執(zhí)行上述的比較判決。當(dāng)3組PSS的第1路互相關(guān)結(jié)果比較判決完成后，對(duì)第2路（滑動(dòng)2點(diǎn)）互相關(guān)結(jié)果進(jìn)行比較判決。粗同步結(jié)束標(biāo)志coarse_sync_finish拉高時(shí)，將N2ID_temp賦值給N_2_ID，將corr_modvalue_max_pos乘以32后賦值給粗同步點(diǎn)coarse_sync_point。由圖可知，(2)IDN=1檢測(cè)正確，粗同步點(diǎn)為183264。圖5.7符號(hào)粗同步的Modelsim仿真結(jié)果5.2.2符號(hào)精同步的FPGA設(shè)計(jì)與實(shí)現(xiàn)由于符號(hào)粗同步后失去提取數(shù)據(jù)進(jìn)行精同步的時(shí)機(jī)，故從下一幀粗同步點(diǎn)前64點(diǎn)處開(kāi)始緩存17664（SSB符號(hào)總樣點(diǎn)數(shù)加128點(diǎn)）個(gè)樣點(diǎn)用于執(zhí)行符號(hào)精同步及后續(xù)過(guò)程。MATLAB生成3組未下采樣的本地PSS，轉(zhuǎn)化為32位有符號(hào)定點(diǎn)數(shù)據(jù)分別存儲(chǔ)到ROM中。選取(2)IDN對(duì)應(yīng)的本地PSS從緩存的基帶信號(hào)起始位置開(kāi)

重慶郵電大學(xué)碩士學(xué)位論文第5章小區(qū)搜索的FPGA設(shè)計(jì)與實(shí)現(xiàn)70取4096點(diǎn)基帶信號(hào)，PSS讀地址rpss_addr從0遞增讀取4096點(diǎn)本地PSS，然后送入MAU模塊得到互相關(guān)結(jié)果的實(shí)虛部finesync_corr_I與finesync_corr_Q。比較判決時(shí)，按照式(5.1)的簡(jiǎn)化方法求取模值corr_modvalue，更新corr_modvalue_max與corr_modvalue_max_pos，完成后將計(jì)數(shù)器slide_count加1。需要說(shuō)明的是，MAU結(jié)束時(shí)將finesync_corrflag拉高，并令rdata_start_addr加1以重復(fù)執(zhí)行上述過(guò)程。當(dāng)slide_count為127時(shí)，精同步完成標(biāo)志fine_sync_finish拉高，將粗同步點(diǎn)減去64再與corr_modvalue_max_pos相加后得到精同步點(diǎn)183275。圖5.9符號(hào)精同步的Modelsim仿真結(jié)果5.2.3SSS檢測(cè)的FPGA設(shè)計(jì)與實(shí)現(xiàn)SSS檢測(cè)使用頻域互相關(guān)算法，對(duì)應(yīng)的FPGA流程如圖5.10所示：當(dāng)標(biāo)志sss_dete_start拉高后，由符號(hào)精同步得到的基帶信號(hào)RAM中PSS起始位置pss_ramposition計(jì)算接收SSS的起始地址rsss_start_addr。SSS讀使能cs_r_sss為持續(xù)高電平時(shí)，讀地址rsss_addr按rsss_start_addr遞增讀取4096點(diǎn)時(shí)域SSS送入FFT模塊。因?yàn)榻邮誗SS需使用多次，故將提取的頻域SSS緩存至RAM中。當(dāng)互相關(guān)開(kāi)始標(biāo)志sss_corr_start為高電平時(shí)，讀取RAM緩存的SSS與生成的SSS進(jìn)行互相關(guān)。生成SSS時(shí)，首先由N_2_ID與本地小區(qū)組標(biāo)識(shí)local_N1ID根據(jù)式(3.6)和式(3.7)計(jì)算出參數(shù)0m與1m，然后計(jì)算出式(3.5)中的0n+m與1n+m以讀取存儲(chǔ)的序列0x與1x，最后由dsss_x0與dsss_x1生成本地SSS并輸出。當(dāng)本地SSS與接收SSS送入MAU模塊并累加127次后，執(zhí)行比較判決更新最大模值及其對(duì)應(yīng)的小區(qū)組標(biāo)識(shí)。若local_N1ID不等于335，將其加1后重復(fù)上述過(guò)程，直至


本文編號(hào)：3431558