發(fā)布時間：2021-03-02 21:55

　　隨著通信速率的提高,有噪信道的可靠通信通過信道編碼來實現。文中設計的（25,20）線性分組編譯碼器結合漢明碼能糾正一位錯誤且具有編碼效率較高、譯碼電路簡單、譯碼延時小等優(yōu)點。分析伴隨式與錯誤圖樣的對應關系,采用并行處理的方式,使用硬件描述語言VHDL在Xilinx公司的Vivado 2016.1環(huán)境下編程實現。通過ModelSim仿真平臺驗證,降低了實現的復雜度。在工程實踐中將編譯碼器加入某實測通信系統(tǒng),實現了在Artix-7系列xc7z030fbg676-1的芯片上占用較少的硬件資源實現（25,20）線性分組編譯碼,提高系統(tǒng)傳輸的可靠性,驗證了該設計的優(yōu)良性能。 

【文章來源】：現代電子技術. 2019,42(11)北大核心

【文章頁數】：4 頁

【文章目錄】：
0 引言
    1 （25, 20） 線性分組編譯碼器原理
        1.1 （25, 20） 線性分組編碼器原理
        1.2 （25, 20） 線性分組譯碼器原理
    2 （25, 20） 線性分組碼仿真及實現
        2.1 （25, 20） 線性分組編碼器設計
        2.2 （25, 20） 線性分組碼譯碼器設計
3 結語


【參考文獻】：
期刊論文
[1]一種新的線性分組碼譯碼算法[J]. 江寶安.  空間電子技術. 2017(02)
[2]一種交織漢明碼編譯碼器設計及其FPGA實現[J]. 莊燦,石和榮,齊永.  電子測量技術. 2017(01)
[3]基于CCS的（7,4）漢明碼的編譯碼設計[J]. 夏志達,李麗華,張龍.  艦船電子工程. 2016(04)
[4]基于VHDL的漢明碼編解碼器實現[J]. 孫志雄,謝海霞.  微型機與應用. 2014(24)



本文編號：3060020