發(fā)布時(shí)間：2024-03-30 20:06

　　射頻識(shí)別(RFID,Radio Frequency Identification)作為一種非接觸式和低成本的自動(dòng)化識(shí)別技術(shù),在物聯(lián)網(wǎng)(IoT,Internet of Things)中得到廣泛應(yīng)用。物品通過附著電子標(biāo)簽,經(jīng)過RFID技術(shù)進(jìn)行感知識(shí)別和信息采集,完成與物聯(lián)網(wǎng)的連接。隨著RFID系統(tǒng)功能的日益強(qiáng)大,對數(shù)據(jù)傳輸速率和通信數(shù)據(jù)量的要求也逐步提升,因此對RFID讀寫器的功能以及性能需求提升了更高的標(biāo)準(zhǔn)。當(dāng)前國內(nèi)市面上很多廉價(jià)的超高頻(UHF,Ultrahigh Frequency)RFID讀寫器只具備對標(biāo)簽數(shù)據(jù)進(jìn)行讀取的功能,無法對標(biāo)簽進(jìn)行數(shù)據(jù)寫入操作,且通信距離較短,而高性能的UHF RFID讀寫器價(jià)格昂貴,對RFID技術(shù)的推廣產(chǎn)生了一定的阻礙。針對上述這些狀況,本學(xué)位論文設(shè)計(jì)并實(shí)現(xiàn)了一款滿足ISO 18000-6B/C空中接口協(xié)議的超高頻RFID讀寫器,實(shí)現(xiàn)對標(biāo)簽的讀寫功能,且滿足成本低、通信距離遠(yuǎn)、識(shí)別快速、性能穩(wěn)定等要求。同時(shí),對于讀寫器在對多標(biāo)簽進(jìn)行識(shí)別時(shí)出現(xiàn)的標(biāo)簽數(shù)據(jù)碰撞問題,分別針對靜態(tài)和動(dòng)態(tài)RFID場景對RFID系統(tǒng)防碰撞機(jī)制進(jìn)行改進(jìn)和優(yōu)化。論文的主要工作如下:(1...

【文章頁數(shù)】：84 頁

【學(xué)位級別】：碩士

【部分圖文】：

圖1基帶功能模塊框圖

比如CRC檢測、功率控制、協(xié)議數(shù)據(jù)處理等在NiosII上實(shí)現(xiàn)。當(dāng)然,NiosII系統(tǒng)是使用FPGA資源實(shí)現(xiàn)的�；鶐е饕δ苣K的結(jié)構(gòu)如圖1所示。圖1　基帶功能模塊框圖　　在本文中,主要對基帶中的編碼和解碼部分進(jìn)行設(shè)計(jì)和實(shí)現(xiàn),使用Altera的SOPCBuilder系統(tǒng)生成工....

圖3FM0基本功能和發(fā)生器狀態(tài)圖

　　解碼模塊采用FM0解碼,其編碼數(shù)字?jǐn)?shù)據(jù)格式:邏輯‘0’在位的開始、中間和結(jié)束具有躍遷,邏輯‘1’在位的開始和結(jié)束具有躍遷。圖3是FM0的基本功能和FM0發(fā)生器的狀態(tài)圖。圖3　FM0基本功能和發(fā)生器狀態(tài)圖　　使用Verilog[7]語言編程實(shí)現(xiàn)主端口和從端口的連接,即脈沖間隔編....

圖4P1E編碼模塊框圖

　　使用Verilog[7]語言編程實(shí)現(xiàn)主端口和從端口的連接,即脈沖間隔編碼(PIE)編碼模塊和FM0解碼模塊,其接口框圖分別如圖4和圖5所示。為考慮通用性,PIE和FM0編碼的各個(gè)參數(shù)都使用寄存器,從而在應(yīng)用的時(shí)候可以通過軟件進(jìn)行設(shè)置,能識(shí)別不同的標(biāo)簽信號(hào)[8]�！�26·

圖5FMO編碼模塊框圖

　　使用Verilog[7]語言編程實(shí)現(xiàn)主端口和從端口的連接,即脈沖間隔編碼(PIE)編碼模塊和FM0解碼模塊,其接口框圖分別如圖4和圖5所示。為考慮通用性,PIE和FM0編碼的各個(gè)參數(shù)都使用寄存器,從而在應(yīng)用的時(shí)候可以通過軟件進(jìn)行設(shè)置,能識(shí)別不同的標(biāo)簽信號(hào)[8]�！�26·

本文編號(hào)：3942874