目標(biāo)跟蹤技術(shù)在工業(yè)流水線監(jiān)控、吊艙跟蹤、公共安全等領(lǐng)域應(yīng)用廣泛,其作為一項以圖像理解和視頻分析為基礎(chǔ)的處理技術(shù),對于機(jī)器智能化研究意義重大。目前基于PC端的目標(biāo)跟蹤算法跟蹤精度和魯棒性得到了提高,但存在運(yùn)行速度慢的缺陷。而在硬件跟蹤系統(tǒng)中應(yīng)用較多的FPGA處理器,雖然依靠自身擅長的并行化運(yùn)行和高速流水機(jī)制能夠用于算法加速,但其難以應(yīng)對復(fù)雜跟蹤算法中較多的邏輯判別類處理。為此,本文結(jié)合ARM處理器的自身優(yōu)勢用來彌補(bǔ)FPGA處理器在跟蹤算法完整實(shí)現(xiàn)過程中的劣勢,研制了一套多功能實(shí)時目標(biāo)跟蹤硬件處理系統(tǒng),可搭配伺服控制系統(tǒng)完成圖像數(shù)據(jù)流采集、信息處理、高速傳輸和跟蹤顯示的脫機(jī)工作,涉及內(nèi)容涵蓋:(1)綜述目標(biāo)跟蹤算法的發(fā)展及其在不同硬件平臺上的實(shí)現(xiàn)現(xiàn)狀,確定了本文基于FPGA+ARM的雙核心處理器架構(gòu)。在硬件跟蹤系統(tǒng)中,FPGA處理器由于并行度高的特點(diǎn)得到了廣泛應(yīng)用,但其不適用于完成跟蹤算法中邏輯判斷較多的任務(wù),對此可以利用ARM處理器善于邏輯判別類操作的優(yōu)勢進(jìn)行彌補(bǔ)。因此,為確保系統(tǒng)在擁有可并行加速硬件基礎(chǔ)的同時具備較強(qiáng)的邏輯處理能力,達(dá)到實(shí)時性高、魯棒性強(qiáng)的設(shè)計目標(biāo),本文采用了FPGA+...

【文章頁數(shù)】：105 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
ABSTRACT
符號對照表
縮略語對照表
第一章 緒論
    1.1 研究背景和意義
    1.2 國內(nèi)外研究現(xiàn)狀
        1.2.1 目標(biāo)跟蹤算法的研究現(xiàn)狀
        1.2.2 目標(biāo)跟蹤硬件處理系統(tǒng)的研究現(xiàn)狀
    1.3 研究內(nèi)容及章節(jié)安排
        1.3.1 研究內(nèi)容
        1.3.2 章節(jié)安排
第二章 目標(biāo)跟蹤硬件處理系統(tǒng)設(shè)計
    2.1 系統(tǒng)預(yù)期指標(biāo)及功能要求
        2.1.1 系統(tǒng)預(yù)期指標(biāo)
        2.1.2 系統(tǒng)功能要求
    2.2 基于FPGA+ARM的系統(tǒng)架構(gòu)設(shè)計
    2.3 系統(tǒng)頂板電路設(shè)計
        2.3.1 圖像采集電路單元
        2.3.2 圖像顯示電路單元
    2.4 系統(tǒng)底板電路設(shè)計
        2.4.1 電源管理電路單元
        2.4.2 核心處理電路單元
        2.4.3 外部存儲電路單元
        2.4.4 圖像傳輸電路單元
    2.5 本章小結(jié)
第三章 系統(tǒng)跟蹤算法研究與仿真
    3.1 目標(biāo)跟蹤算法發(fā)展概述
    3.2 系統(tǒng)跟蹤算法理論研究
        3.2.1 相關(guān)匹配類目標(biāo)跟蹤算法
        3.2.2 相關(guān)濾波類目標(biāo)跟蹤算法
    3.3 目標(biāo)跟蹤算法評價標(biāo)準(zhǔn)
        3.3.1 OTB評價指標(biāo)
        3.3.2 VOT評價指標(biāo)
    3.4 系統(tǒng)跟蹤算法仿真結(jié)果
        3.4.1 插值縮放算法的選取驗證仿真
        3.4.2 有無插值縮放處理機(jī)制的相關(guān)匹配實(shí)驗
        3.4.3 不同縮放模板尺寸的NCC匹配對比仿真
        3.4.4 模板更新差異化機(jī)制NCC匹配跟蹤實(shí)驗
    3.5 本章小結(jié)
第四章 實(shí)時目標(biāo)跟蹤硬件處理系統(tǒng)模塊實(shí)現(xiàn)
    4.1 圖像采集與緩存模塊實(shí)現(xiàn)
    4.2 數(shù)據(jù)流存儲模塊實(shí)現(xiàn)
        4.2.1 DDR2寫控制模塊
        4.2.2 DDR2讀控制模塊
        4.2.3 總線仲裁處理模塊
    4.3 圖像顯示與人機(jī)交互模塊實(shí)現(xiàn)
        4.3.1 SDI實(shí)時顯示模塊
        4.3.2 人機(jī)交互之串口通信模塊
    4.4 USB3.0 數(shù)據(jù)流傳輸模塊實(shí)現(xiàn)
        4.4.1 基于FX3的USB3.0 通信開發(fā)測試
        4.4.2 處理器間通信協(xié)議的制定與邏輯實(shí)現(xiàn)
        4.4.3 USB3.0 單雙向通信測試驗證
    4.5 自適應(yīng)倍率圖像插值縮放模塊實(shí)現(xiàn)
        4.5.1 基于相位查找表的雙三插值實(shí)時計算架構(gòu)
        4.5.2 插值映射表計算模塊
        4.5.3 行列插值計算模塊
    4.6 歸一化互相關(guān)匹配計算模塊實(shí)現(xiàn)
        4.6.1 基于改進(jìn)的歸一化互相關(guān)并行運(yùn)算架構(gòu)
        4.6.2 NCC核心計算模塊
    4.7 本章小結(jié)
第五章 系統(tǒng)搭建與測試分析
    5.1 系統(tǒng)相關(guān)參數(shù)
    5.2 系統(tǒng)交互類功能測試
        5.2.1 首幀目標(biāo)框選功能測試
        5.2.2 圖像自適應(yīng)倍率縮放功能測試
    5.3 系統(tǒng)目標(biāo)跟蹤算法測試
    5.4 系統(tǒng)實(shí)現(xiàn)硬件資源分析
    5.5 本章小結(jié)
第六章 總結(jié)與展望
    6.1 總結(jié)
    6.2 展望
參考文獻(xiàn)
致謝
作者簡介



本文編號：3735293