人工智能技術(shù)與物聯(lián)網(wǎng)技術(shù)的有機(jī)結(jié)合標(biāo)志著一個(gè)新時(shí)代的來臨。物聯(lián)網(wǎng)智能芯片也因此成為未來芯片發(fā)展研究的重要方向。作為一個(gè)新的分支,物聯(lián)網(wǎng)智能芯片的特殊結(jié)構(gòu)對(duì)芯片驗(yàn)證工作提出了新的要求。如何搭建高效的,可擴(kuò)展復(fù)用的物聯(lián)網(wǎng)智能芯片驗(yàn)證平臺(tái)至關(guān)重要。因此,本文研究設(shè)計(jì)了一套完整的物聯(lián)網(wǎng)智能芯片的驗(yàn)證平臺(tái),該驗(yàn)證平臺(tái)由3個(gè)子平臺(tái)構(gòu)成。主要工作如下:本文搭建了物聯(lián)網(wǎng)智能芯片的仿真驗(yàn)證子平臺(tái)。通過分析物聯(lián)網(wǎng)智能芯片各模塊的功能,對(duì)通用模塊（包括WIFI,傳感器,通信接口,存儲(chǔ)器等）進(jìn)行建模,確定了各模塊通用驗(yàn)證組件的架構(gòu)。設(shè)計(jì)編寫了仿真驗(yàn)證子平臺(tái)各組件的軟件代碼。從仿真波形、覆蓋率和記分板對(duì)比結(jié)果3個(gè)方面運(yùn)用所搭建的仿真驗(yàn)證子平臺(tái)對(duì)物聯(lián)網(wǎng)智能芯片的設(shè)計(jì)代碼進(jìn)行了模塊級(jí)驗(yàn)證。本文搭建了基于FPGA的原型驗(yàn)證子平臺(tái)。選取了合適的FPGA核心芯片用于下載物聯(lián)網(wǎng)智能芯片設(shè)計(jì)原型。通過模塊劃分,自主設(shè)計(jì)電路,將物聯(lián)網(wǎng)智能芯片設(shè)計(jì)原型的通用外設(shè)集成到該原型驗(yàn)證子平臺(tái)上。利用該原型驗(yàn)證子平臺(tái)對(duì)物聯(lián)網(wǎng)智能芯片進(jìn)行了原型系統(tǒng)級(jí)驗(yàn)證。本文搭建了基于芯片成片的板級(jí)驗(yàn)證子平臺(tái)。在原型驗(yàn)證子平臺(tái)的基礎(chǔ)之上,將FPGA核心芯片... 

【文章來源】：北京工業(yè)大學(xué)北京市 211工程院校

【文章頁數(shù)】：72 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

物聯(lián)網(wǎng)智能芯片架構(gòu)圖

接口獨(dú)立于模塊，通過使用接口，在進(jìn)行驗(yàn)證平臺(tái)的搭建時(shí)可以不需要先建立各個(gè)模塊之間的互聯(lián)。隨著平臺(tái)的逐步完整，接口內(nèi)的信號(hào)也變得更加詳細(xì)清晰[42。當(dāng)接口信息發(fā)生變化時(shí)候，這種變化會(huì)在與接口相關(guān)的所有模塊中體現(xiàn)。這樣通過直接在接口模塊中修改端口信息來提高效率，減小錯(cuò)誤機(jī)率，提高擴(kuò)展復(fù)用性。在做設(shè)計(jì)驗(yàn)證的過程中，還需要關(guān)注 System Verilog 里的覆蓋率。覆蓋率是衡量驗(yàn)證完成度的標(biāo)準(zhǔn)，一般可分為代碼覆蓋率，功能覆蓋率和斷言覆蓋率。功能覆蓋率和斷言覆蓋率的完成需要工程師確定功能點(diǎn)并編寫相應(yīng)的代碼[43]。通過EDA 工具可以生成覆蓋率的報(bào)表，根據(jù)覆蓋率的數(shù)據(jù)調(diào)整相應(yīng)的驗(yàn)證計(jì)劃。除此之外，SystemVerilog 中還提供了 DPI 接口，用于 SystemVerilog 和 C，C++等語言的通訊。2.2.2 UVM 仿真驗(yàn)證平臺(tái)組成完整的 UVM 仿真驗(yàn)證平臺(tái)架構(gòu)如圖 2-2 所示。

圖 3-1 搭建 UVM 仿真驗(yàn)證子平臺(tái)流程圖Fig 3-1 Flow chart of building a UVM simulation verification sub-platform在設(shè)計(jì)搭建 UVM 仿真驗(yàn)證子平臺(tái)之前，需要仔細(xì)分析設(shè)計(jì)規(guī)格書。設(shè)計(jì)規(guī)格書中包含了待驗(yàn)證設(shè)計(jì)的架構(gòu)，功能，端口，驗(yàn)證需求等信息。在分析了設(shè)計(jì)規(guī)格書中的驗(yàn)證需求等信息之后，驗(yàn)證人員需要根據(jù)驗(yàn)證需求制定驗(yàn)證計(jì)劃。驗(yàn)證計(jì)劃包括搭建的平臺(tái)架構(gòu)，需要驗(yàn)證的功能點(diǎn)，對(duì)應(yīng)這些功能點(diǎn)所需要跑的測試用例，所需達(dá)到的代碼覆蓋率，功能覆蓋率等等信息。在制定好驗(yàn)證計(jì)劃之后需要驗(yàn)證人員根據(jù)驗(yàn)證計(jì)劃的要求搭建驗(yàn)證平臺(tái)，編寫測試用例。然后，使用專業(yè)的 EDA 工具對(duì)驗(yàn)證平臺(tái)進(jìn)行行為級(jí)仿真，根據(jù)仿真的波形及打印的報(bào)表信息來判斷仿真是否通過。若仿真未通過，則要返回驗(yàn)證平臺(tái)，調(diào)試相應(yīng)的驗(yàn)證代碼，找出失敗原因并修復(fù)錯(cuò)誤。若仿真通過，則進(jìn)行覆蓋率統(tǒng)計(jì)。當(dāng)覆蓋率沒有達(dá)到預(yù)期要求時(shí)，需要再次返回仿真驗(yàn)證平臺(tái)。覆蓋率一般分為代碼覆蓋率，功能覆蓋率以及斷言覆蓋率。以功能覆蓋率為例，當(dāng)功能覆蓋率不能達(dá)到預(yù)期標(biāo)準(zhǔn)時(shí)，驗(yàn)證人員需要對(duì)覆蓋率報(bào)告進(jìn)行分析，確定并且編寫出所需增加的測試用例并在

【參考文獻(xiàn)】：
期刊論文
[1]PCB Layout設(shè)計(jì)中采樣電路走線不平衡對(duì)計(jì)量精度的影響[J]. 傅代軍,王甲.  集成電路應(yīng)用. 2019(03)
[2]基于NVIDIA Jetson TX2的道路場景分割[J]. 李詩菁,卿粼波,何小海,韓杰.  計(jì)算機(jī)系統(tǒng)應(yīng)用. 2019(01)
[3]2018年中國物聯(lián)網(wǎng)市場發(fā)展現(xiàn)狀分析及未來五年發(fā)展趨勢預(yù)測[J]. 于文平.  物聯(lián)網(wǎng)技術(shù). 2018(03)
[4]華為麒麟970處理器正式發(fā)布:全球首款A(yù)I芯片[J].   電子世界. 2018(01)
[5]物聯(lián)網(wǎng)的發(fā)展趨勢及應(yīng)用前景[J]. 姜艷.  企業(yè)改革與管理. 2017(22)
[6]華為艾偉:開放AI能力 麒麟970讓智慧開啟無限可能[J]. 黃海峰.  通信世界. 2017(27)
[7]基于物聯(lián)網(wǎng)和人工智能的空氣質(zhì)量監(jiān)測方案設(shè)計(jì)[J]. 丁皓宇.  環(huán)境與發(fā)展. 2017(07)
[8]產(chǎn)業(yè)升級(jí)加速物聯(lián)網(wǎng)藍(lán)海逐漸吸引更多資金和技術(shù)[J]. 方方.  中國戰(zhàn)略新興產(chǎn)業(yè). 2017(35)
[9]中科院寒武紀(jì)NPU擬流片商用[J].   今日電子. 2017(06)
[10]NVIDIA Jetson TX2平臺(tái):加速發(fā)展小型化人工智能終端[J]. 齊健.  智能制造. 2017(05)

碩士論文
[1]物聯(lián)網(wǎng)環(huán)境下多移動(dòng)機(jī)器人編隊(duì)控制[D]. 張磊.南京航空航天大學(xué) 2017
[2]在軌光學(xué)遙感專用處理芯片中抗輻照電路驗(yàn)證方法的研究[D]. 馬夢(mèng)龍.北京理工大學(xué) 2016
[3]高抽象層次化的OVM驗(yàn)證平臺(tái)設(shè)計(jì)[D]. 何萌.西安電子科技大學(xué) 2014
[4]基于UVM的高效驗(yàn)證平臺(tái)設(shè)計(jì)及可重用性研究[D]. 黃欣.上海交通大學(xué) 2014
[5]基于OVM的SoC驗(yàn)證平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn)[D]. 李永紅.西安電子科技大學(xué) 2013
[6]SoC驗(yàn)證方法研究及I2C通信模塊驗(yàn)證的實(shí)現(xiàn)[D]. 賽斌.天津大學(xué) 2009
[7]基于FPGA的系統(tǒng)芯片（SoC）原型驗(yàn)證研究與實(shí)現(xiàn)[D]. 王立華.山東大學(xué) 2006



本文編號(hào)：3328574