基于FPGA的VME總線數(shù)據(jù)監(jiān)測技術(shù)研究
【文章頁數(shù)】:91 頁
【學(xué)位級(jí)別】:碩士
【部分圖文】:
圖2.2VME總線數(shù)據(jù)監(jiān)測研究思路流程
研究的最終硬件組成如圖2.3所示為VME總線主模塊的MVME31背板,VME總線機(jī)箱。2.3VME總線數(shù)據(jù)監(jiān)測研究架硬件方案分析方案分析
圖23VMB總線數(shù)據(jù)監(jiān)測研究架構(gòu)
E總線數(shù)據(jù)監(jiān)測硬件方案分析E總線從模塊硬件方案分析總線從模塊硬件方案是模塊研制的基礎(chǔ),具體設(shè)計(jì)流程如圖2.4。定板卡架構(gòu)。根據(jù)VME總線從模塊功能,硬件采用“FPGA+協(xié)議芯片”架SCV64。協(xié)議芯片用于實(shí)現(xiàn)VME總線從接口功能。而FPGA則作為協(xié)議芯現(xiàn)協(xié)議芯....
圖2.5VME總線監(jiān)視模塊硬件方案流程
制板并焊接器件,驗(yàn)證從模塊電源、晶振部分功能結(jié)束2.4VME總線從模塊硬件方案流件方案分析案是模塊研制的基礎(chǔ),具體設(shè)計(jì)總線從模塊硬件方案圍繞SOPC系,并為SOPC系統(tǒng)配套搭建外部運(yùn)串行接口作為數(shù)據(jù)上傳通道。根據(jù)器件選型研究FPGA、Flash方法。實(shí)現(xiàn)電路設(shè)計(jì)....
圖2.6QuartusII9.1開發(fā)環(huán)境框架
測軟件方案分析境,如表2.1。表2.1軟件開發(fā)環(huán)境清單環(huán)境用途SOPCBuilder片上邏輯SOPC系NIOSIIIDE開發(fā)SOPC系統(tǒng)應(yīng)nado用于操作MVME3100為Altera公司系列FPGA及其可編程片上II中可通過多種方式實(shí)現(xiàn)....
本文編號(hào):4026322
本文鏈接:http://sikaile.net/kejilunwen/ruanjiangongchenglunwen/4026322.html