AES算法的優(yōu)化設計及FPGA實現(xiàn)
發(fā)布時間:2023-02-12 13:51
隨著現(xiàn)在大數(shù)據(jù)以及網(wǎng)絡各項技術日益的發(fā)展導致信息安全此問題引起通信領域的密切關注。衛(wèi)星通信、微波通信和光纖通信并稱為當今通信領域的三大支柱,而在這三種領域中共同研究的重點就是在通信過程中對信息的保護,信息安全這一工作是通信過程中最為重要的環(huán)節(jié)。AES是通信領域中應用廣泛的數(shù)據(jù)保密技術。本文研究了AES算法,對其中的變換進行了優(yōu)化:第一,通過分析和計算后改用新的S-box密碼學性質(zhì),將仿射變換周期、迭代周期數(shù)以及S-box的代數(shù)式提高,其密碼學性質(zhì)優(yōu)于原算法的S-box,算法的安全性得到了提高。第二,對S-box的實現(xiàn)做了優(yōu)化,由于S-box是AES算法中唯一的非線性單元,在進行加密解密尤其是在字節(jié)替換時,需要分別執(zhí)行S-box和逆S-box,分別查閱兩個表來進行操作,這樣會占用大量的資源,本文使S-box和逆S-box共用一表,也就是將之前的兩個表進行合并。然后將原有的有限域G(28)映射到復合域G[(24)2]中進行計算,復合域計算完成后再從復合域映射回有限域,這樣降低了乘法求逆模塊的復雜度,在硬件實現(xiàn)過程中減少了使用...
【文章頁數(shù)】:65 頁
【學位級別】:碩士
【文章目錄】:
摘要
Abstract
第1章 緒論
1.1 論文的研究背景及研究意義
1.2 國內(nèi)外研究現(xiàn)狀
1.3 論文主要內(nèi)容以及結(jié)構(gòu)
第2章 AES算法的介紹及分析
2.1 分組密碼
2.2 AES的設計原理
2.2.1 實現(xiàn)性原則
2.2.2 安全性原則
2.3 算法原理所需數(shù)學知識
2.3.1 字節(jié)運算
2.3.2 四字節(jié)運算
2.4 AES算法描述
2.4.1 字節(jié)變換
2.4.2 行移位
2.4.3 列混淆
2.4.4 輪密鑰加
2.4.5 密鑰擴展
2.5 本章小結(jié)
第3章 AES算法的優(yōu)化
3.1 AES算法安全性分析
3.1.1 差分攻擊
3.1.2 強力攻擊
3.1.3 線性分析攻擊
3.1.4 Square攻擊
3.1.5 攻擊方法分析
3.2 方案改進
3.2.1 S盒優(yōu)化
3.2.2 列混淆優(yōu)化
3.3 優(yōu)化算法安全性分析
3.4 本章小結(jié)
第4章 改進的AES算法的FPGA設計
4.1 FPGA簡介
4.1.1 FPGA設計方法和開發(fā)流程
4.1.2 開發(fā)工具及開發(fā)語言介紹
4.2 AES算法的工作模式及電路結(jié)構(gòu)
4.2.1 流水線技術
4.2.2 全流水結(jié)構(gòu)
4.2.3 循環(huán)展開結(jié)構(gòu)
4.3 AES算法的總體設計
4.4 AES算法子模塊電路設計
4.4.1 S盒電路
4.4.2 字節(jié)變換電路
4.4.3 行移位電路
4.4.4 列混淆電路
4.5 本章小結(jié)
第5章 改進的AES算法的仿真與FPGA實現(xiàn)
5.1 仿真工具的介紹
5.2 改進AES算法的整體仿真
5.3 改進AES算法的加密功能仿真
5.4 改進AES算法的解密功能仿真
5.5 FPGA實現(xiàn)
5.6 本章小結(jié)
結(jié)論
參考文獻
攻讀碩士學位期間所發(fā)表的論文
致謝
本文編號:3741227
【文章頁數(shù)】:65 頁
【學位級別】:碩士
【文章目錄】:
摘要
Abstract
第1章 緒論
1.1 論文的研究背景及研究意義
1.2 國內(nèi)外研究現(xiàn)狀
1.3 論文主要內(nèi)容以及結(jié)構(gòu)
第2章 AES算法的介紹及分析
2.1 分組密碼
2.2 AES的設計原理
2.2.1 實現(xiàn)性原則
2.2.2 安全性原則
2.3 算法原理所需數(shù)學知識
2.3.1 字節(jié)運算
2.3.2 四字節(jié)運算
2.4 AES算法描述
2.4.1 字節(jié)變換
2.4.2 行移位
2.4.3 列混淆
2.4.4 輪密鑰加
2.4.5 密鑰擴展
2.5 本章小結(jié)
第3章 AES算法的優(yōu)化
3.1 AES算法安全性分析
3.1.1 差分攻擊
3.1.2 強力攻擊
3.1.3 線性分析攻擊
3.1.4 Square攻擊
3.1.5 攻擊方法分析
3.2 方案改進
3.2.1 S盒優(yōu)化
3.2.2 列混淆優(yōu)化
3.3 優(yōu)化算法安全性分析
3.4 本章小結(jié)
第4章 改進的AES算法的FPGA設計
4.1 FPGA簡介
4.1.1 FPGA設計方法和開發(fā)流程
4.1.2 開發(fā)工具及開發(fā)語言介紹
4.2 AES算法的工作模式及電路結(jié)構(gòu)
4.2.1 流水線技術
4.2.2 全流水結(jié)構(gòu)
4.2.3 循環(huán)展開結(jié)構(gòu)
4.3 AES算法的總體設計
4.4 AES算法子模塊電路設計
4.4.1 S盒電路
4.4.2 字節(jié)變換電路
4.4.3 行移位電路
4.4.4 列混淆電路
4.5 本章小結(jié)
第5章 改進的AES算法的仿真與FPGA實現(xiàn)
5.1 仿真工具的介紹
5.2 改進AES算法的整體仿真
5.3 改進AES算法的加密功能仿真
5.4 改進AES算法的解密功能仿真
5.5 FPGA實現(xiàn)
5.6 本章小結(jié)
結(jié)論
參考文獻
攻讀碩士學位期間所發(fā)表的論文
致謝
本文編號:3741227
本文鏈接:http://sikaile.net/kejilunwen/ruanjiangongchenglunwen/3741227.html
最近更新
教材專著