有限狀態(tài)熵編碼的硬件加速設(shè)計與實現(xiàn)
發(fā)布時間:2022-01-22 12:25
隨著大數(shù)據(jù)、人工智能、云計算和5G等技術(shù)的飛速發(fā)展,數(shù)據(jù)壓縮技術(shù)顯得越來越重要。Zstd(Zstandard)是Facebook提出的一種開源的無損壓縮算法,并于2018年發(fā)布穩(wěn)定版。相對于現(xiàn)有的壓縮算法,具有更佳的壓縮性能,已成為該領(lǐng)域的研究熱點。Zstd提供了22種壓縮等級,用于權(quán)衡壓縮速度和壓縮率,具有普適性。但對于特定應(yīng)用領(lǐng)域,尤其是需要處理海量數(shù)據(jù)的領(lǐng)域,仍然難以滿足應(yīng)用需求。硬件加速為解決這類問題提供了一條有效的途徑。本文針對Zstd中的有限狀態(tài)熵編碼(Finite State Entropy,FSE)提出了一種適用于硬件實現(xiàn)的壓縮、解壓硬件架構(gòu)設(shè)計方法,并采用軟硬件協(xié)同設(shè)計進行實現(xiàn)。設(shè)計中,序列映射、符號次數(shù)統(tǒng)計、次數(shù)歸一化、建壓縮表采用軟件實現(xiàn),序列壓縮采用硬件實現(xiàn)?紤]到硬件實現(xiàn)應(yīng)具有通用性,本設(shè)計中的壓縮表通過實時計算得到,其表的大小為固定值。為提高壓縮速度,序列壓縮采用7級流水進行實現(xiàn),其映射后序列沒有使用軟件實現(xiàn)中的數(shù)據(jù),而是通過重新計算得到。序列壓縮過程中的所有輸入、輸出數(shù)據(jù)都采用SRAM進行存儲。解壓主要包括建解壓表和序列解壓,其中建解壓表采用軟件實現(xiàn),序列...
【文章來源】:哈爾濱理工大學(xué)黑龍江省
【文章頁數(shù)】:87 頁
【學(xué)位級別】:碩士
【部分圖文】:
邏輯綜合約束腳本Fig.4-2Logicalsynthesisconstraintscript
哈爾濱理工大學(xué)工程碩士學(xué)位論文-58-Slack分別如圖4-3、4-4所示?芍,Slack為正值,即本文的設(shè)計滿足時序要求(時序裕量)。添加相應(yīng)的庫驗證Setup文件是否正確將RTL級代碼讀入到DC工具中將編寫的約束腳本添加到設(shè)計中對設(shè)計進行邏輯綜合優(yōu)化生成報告保存邏輯綜合優(yōu)化后的設(shè)計圖4-1邏輯綜合設(shè)計流程Fig.4-1Logicalsynthesisdesignprocess圖4-2邏輯綜合約束腳本Fig.4-2Logicalsynthesisconstraintscript圖4-3序列壓縮的slack值Fig.4-3Slackvaluesforsequencecompression
哈爾濱理工大學(xué)工程碩士學(xué)位論文-59-圖4-4序列解壓的slack值Fig.4-4Slackvaluesforsequencedecompression邏輯綜合結(jié)束后。序列壓縮的部分模塊結(jié)構(gòu)圖如圖4-5所示,具體的信號描述可參考表4-1。序列解壓的模塊結(jié)構(gòu)圖如圖4-6所示,具體的信號描述可參考表4-3。圖4-5序列壓縮的部分模塊結(jié)構(gòu)圖Fig.4-5Partialmodulestructurediagramforsequencecompression
【參考文獻】:
期刊論文
[1]幾種常用無損數(shù)據(jù)壓縮算法研究[J]. 鄭翠芳. 計算機技術(shù)與發(fā)展. 2011(09)
碩士論文
[1]基于FPGA的GZIP硬件壓縮電路設(shè)計[D]. 張思思.西安電子科技大學(xué) 2016
[2]AMR和AAC音頻雙壓縮檢測研究[D]. 李晗.華南理工大學(xué) 2015
本文編號:3602194
【文章來源】:哈爾濱理工大學(xué)黑龍江省
【文章頁數(shù)】:87 頁
【學(xué)位級別】:碩士
【部分圖文】:
邏輯綜合約束腳本Fig.4-2Logicalsynthesisconstraintscript
哈爾濱理工大學(xué)工程碩士學(xué)位論文-58-Slack分別如圖4-3、4-4所示?芍,Slack為正值,即本文的設(shè)計滿足時序要求(時序裕量)。添加相應(yīng)的庫驗證Setup文件是否正確將RTL級代碼讀入到DC工具中將編寫的約束腳本添加到設(shè)計中對設(shè)計進行邏輯綜合優(yōu)化生成報告保存邏輯綜合優(yōu)化后的設(shè)計圖4-1邏輯綜合設(shè)計流程Fig.4-1Logicalsynthesisdesignprocess圖4-2邏輯綜合約束腳本Fig.4-2Logicalsynthesisconstraintscript圖4-3序列壓縮的slack值Fig.4-3Slackvaluesforsequencecompression
哈爾濱理工大學(xué)工程碩士學(xué)位論文-59-圖4-4序列解壓的slack值Fig.4-4Slackvaluesforsequencedecompression邏輯綜合結(jié)束后。序列壓縮的部分模塊結(jié)構(gòu)圖如圖4-5所示,具體的信號描述可參考表4-1。序列解壓的模塊結(jié)構(gòu)圖如圖4-6所示,具體的信號描述可參考表4-3。圖4-5序列壓縮的部分模塊結(jié)構(gòu)圖Fig.4-5Partialmodulestructurediagramforsequencecompression
【參考文獻】:
期刊論文
[1]幾種常用無損數(shù)據(jù)壓縮算法研究[J]. 鄭翠芳. 計算機技術(shù)與發(fā)展. 2011(09)
碩士論文
[1]基于FPGA的GZIP硬件壓縮電路設(shè)計[D]. 張思思.西安電子科技大學(xué) 2016
[2]AMR和AAC音頻雙壓縮檢測研究[D]. 李晗.華南理工大學(xué) 2015
本文編號:3602194
本文鏈接:http://sikaile.net/kejilunwen/ruanjiangongchenglunwen/3602194.html
最近更新
教材專著