嵌入式系統(tǒng)是以應(yīng)用為中心、以計(jì)算機(jī)技術(shù)為基礎(chǔ),能滿足應(yīng)用系統(tǒng)對(duì)功能、可靠性、成本、體積、功耗等指標(biāo)的嚴(yán)格要求的專用計(jì)算機(jī)系統(tǒng)。對(duì)一個(gè)嵌入式系統(tǒng)設(shè)計(jì)而言,其關(guān)鍵性問題是:如何進(jìn)行快速有效的設(shè)計(jì)來面向不同應(yīng)用,如何使設(shè)計(jì)的系統(tǒng)更好地滿足客戶需求,如何更好地控制設(shè)計(jì)開發(fā)時(shí)間和開發(fā)成本,如何增強(qiáng)系統(tǒng)的可靠性、可移植性。 本文通過研究嵌入式系統(tǒng)設(shè)計(jì)的一般性原理與設(shè)計(jì)方法,特別是嵌入式系統(tǒng)的軟硬件協(xié)同設(shè)計(jì)方法和可靠性設(shè)計(jì)方法,用于指導(dǎo)一款稅控收款機(jī)軟硬件設(shè)計(jì)。 首先分析了嵌入式系統(tǒng)的一般設(shè)計(jì)流程,從整體的角度對(duì)嵌入式系統(tǒng)設(shè)計(jì)方法進(jìn)行研究,重點(diǎn)分析了嵌入式系統(tǒng)的軟硬件協(xié)同設(shè)計(jì)原理。其次,在研究了嵌入式系統(tǒng)的一般硬件設(shè)計(jì)方法的基礎(chǔ)上,對(duì)硬件抗干擾設(shè)計(jì)方法進(jìn)行了分析和總結(jié)。最后,分析了嵌入式系統(tǒng)的軟件設(shè)計(jì)開發(fā)流程、軟件可靠性設(shè)計(jì)和可擴(kuò)展性設(shè)計(jì),為下一階段的稅控收款機(jī)的系統(tǒng)設(shè)計(jì)儲(chǔ)備了理論基礎(chǔ)和設(shè)計(jì)指導(dǎo)。 在稅控收款機(jī)的設(shè)計(jì)中,以軟硬件協(xié)同設(shè)計(jì)方法為理論指導(dǎo),實(shí)現(xiàn)了稅控收款機(jī)的系統(tǒng)設(shè)計(jì)。首先對(duì)稅控行業(yè)的掃描和需求分析,依據(jù)分析的結(jié)果對(duì)系統(tǒng)進(jìn)行整體設(shè)計(jì),采用模塊化概念,根據(jù)稅控收款機(jī)的具體功能實(shí)現(xiàn)來劃分系統(tǒng)功...

【文章頁數(shù)】：75 頁

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
ABSTRACT
第一章 緒論
    1.1 課題背景
        1.1.1 稅控收款機(jī)的由來
        1.1.2 稅控收款機(jī)的組成
        1.1.3 稅控收款機(jī)與嵌入式系統(tǒng)
        1.1.4 稅控收款機(jī)的發(fā)展現(xiàn)狀
    1.2 課題任務(wù)
    1.3 嵌入式系統(tǒng)概述
        1.3.1 嵌入式系統(tǒng)的發(fā)展史
        1.3.2 嵌入式系統(tǒng)的概念和特點(diǎn)
        1.3.3 嵌入式系統(tǒng)的構(gòu)成
    1.4 論文結(jié)構(gòu)
第二章 嵌入式系統(tǒng)的設(shè)計(jì)方法
    2.1 嵌入式系統(tǒng)的一般設(shè)計(jì)流程
    2.2 嵌入式系統(tǒng)的軟硬件協(xié)同設(shè)計(jì)
        2.2.1 軟硬協(xié)同設(shè)計(jì)的系統(tǒng)組成
        2.2.2 一般軟硬件協(xié)同設(shè)計(jì)流程
        2.2.3 V 型軟硬件協(xié)同設(shè)計(jì)流程
    2.3 嵌入式系統(tǒng)的硬件設(shè)計(jì)方法
        2.3.1 微處理器選擇
            2.3.1.1 嵌入式微處理器特點(diǎn)
            2.3.1.2 嵌入式微處理器分類
        2.3.2 存儲(chǔ)設(shè)備分類
        2.3.3 輸入設(shè)備分類
        2.3.4 輸出設(shè)備分類
        2.3.5 設(shè)備接口分類
        2.3.6 硬件抗干擾設(shè)計(jì)
            2.3.6.1 電源模塊的抗干擾設(shè)計(jì)
            2.3.6.2 信號(hào)通道的抗干擾設(shè)計(jì)
            2.3.6.3 接地問題的處理
            2.3.6.4 EDA 的布線和工藝
    2.4 嵌入式系統(tǒng)的軟件設(shè)計(jì)方法
        2.4.1 嵌入式軟件的特點(diǎn)
        2.4.2 嵌入式軟件的開發(fā)流程
        2.4.3 嵌入式軟件的可靠性設(shè)計(jì)
        2.4.4 嵌入式軟件的可擴(kuò)展性設(shè)計(jì)
第三章 稅控收款機(jī)的整體設(shè)計(jì)
    3.1 稅控收款機(jī)的需求分析
        3.1.1 用戶分類
        3.1.2 產(chǎn)品功能
        3.1.3 應(yīng)用環(huán)境
    3.2 稅控收款機(jī)的整體結(jié)構(gòu)設(shè)計(jì)
        3.2.1 稅控收款機(jī)的具體功能
        3.2.2 稅控收款機(jī)的整體設(shè)計(jì)和模塊劃分
        3.2.3 硬件設(shè)備驅(qū)動(dòng)設(shè)計(jì)
第四章 稅控收款機(jī)的硬件詳細(xì)設(shè)計(jì)
    4.1 主板模塊的設(shè)計(jì)
        4.1.1 MCU 的選擇
        4.1.2 晶振的選擇
        4.1.3 存儲(chǔ)器的擴(kuò)展
        4.1.4 復(fù)位電路
        4.1.5 實(shí)時(shí)時(shí)鐘
        4.1.6 串口通訊接口
        4.1.7 IC 卡接口/SAM 卡接口
        4.1.8 譯碼電路
    4.2 打印模塊的設(shè)計(jì)
        4.2.1 協(xié)理MCU 的選擇
        4.2.2 存儲(chǔ)器擴(kuò)展
        4.2.3 打印機(jī)控制電路
            4.2.3.1 步進(jìn)電機(jī)驅(qū)動(dòng)電路
            4.2.3.2 打印針驅(qū)動(dòng)及保護(hù)電路
            4.2.3.3 傳感器控制電路
            4.2.3.4 CPLD 邏輯控制電路
        4.2.4 打印模塊的電磁兼容設(shè)計(jì)
    4.3 電源模塊的設(shè)計(jì)
        4.3.1 電源模塊的可靠性設(shè)計(jì)
        4.3.2 電源模塊的電磁兼容設(shè)計(jì)
    4.4 顯示模塊的設(shè)計(jì)
    4.5 鍵盤模塊的設(shè)計(jì)
第五章 稅控收款機(jī)的軟件基礎(chǔ)架構(gòu)與設(shè)計(jì)
    5.1 系統(tǒng)的軟件基礎(chǔ)架構(gòu)
    5.2 系統(tǒng)的軟件分層設(shè)計(jì)
        5.2.1 模塊化與層次結(jié)構(gòu)相結(jié)合的設(shè)計(jì)
        5.2.2 稅控收款機(jī)的軟件分層設(shè)計(jì)
    5.3 系統(tǒng)的軟件流程設(shè)計(jì)
        5.3.1 系統(tǒng)軟件的總流程
        5.3.2 系統(tǒng)軟件的管理流程
        5.3.3 系統(tǒng)軟件的銷售流程
    5.4 系統(tǒng)的硬件層設(shè)計(jì)
    5.5 系統(tǒng)程序的編譯、燒寫
第六章 總結(jié)與展望
致謝
參考文獻(xiàn)
個(gè)人簡(jiǎn)歷、在校期間的研究成果



本文編號(hào)：3752752