本文關(guān)鍵詞：高性能嵌入式CPU旁路轉(zhuǎn)換單元設(shè)計(jì)

  更多相關(guān)文章： 旁路緩沖器 內(nèi)存管理單元 虛擬存儲(chǔ)器 連續(xù)頁(yè)面歸并 頁(yè)面回收 硬件載入 PTE基址緩存 高性能 低功耗 替換策略

【摘要】：隨著嵌入式微處理器逐漸廣泛應(yīng)用于生產(chǎn)與生活中的各個(gè)方面,性能與功耗成為嵌入式微處理器設(shè)計(jì)的重要指標(biāo),而旁路轉(zhuǎn)換緩沖單元在嵌入式微處理器的這兩個(gè)指標(biāo)上中有重要作用,因此旁路轉(zhuǎn)換單元的研究對(duì)嵌入式處理器的設(shè)計(jì)有重要意義。本文以杭州中天微系統(tǒng)公司的CK510系列高性能嵌入式處理器以及其仿真平臺(tái)為研究基礎(chǔ),重點(diǎn)圍繞高性能嵌入式處理器旁路轉(zhuǎn)換單元展開(kāi)研究。本文的主要研究?jī)?nèi)容和創(chuàng)新點(diǎn)包括以下內(nèi)容： 1.提出一種基于連續(xù)頁(yè)面合并回收的旁路轉(zhuǎn)換技術(shù)�；诔绦蜻B續(xù)頁(yè)面分配訪問(wèn)的局部性特征,通過(guò)分析基準(zhǔn)測(cè)試程序的行為,提出一種適用于高性能嵌入式處理器的基于連續(xù)頁(yè)面合并回收的TLB地址映射方法。該方法的主要思想為在基于兩路組相聯(lián)結(jié)構(gòu)的Main TLB基礎(chǔ)上,設(shè)計(jì)一個(gè)用于合并回收頁(yè)面的RTLB,來(lái)存放由于兩路組相連造成的沖突導(dǎo)致被替換的舊表項(xiàng),同時(shí)合并可以合并的表項(xiàng),在以后需要該舊表項(xiàng)時(shí)不需要重新查找頁(yè)表,可以快速獲得。選取EEMBC中的一些應(yīng)用程序進(jìn)行實(shí)驗(yàn),實(shí)驗(yàn)結(jié)果顯示本文的TLB在缺失率上有顯著提高。在對(duì)RTLB的替換策略選擇上可以采用LRU或者FIFO兩種方式,并對(duì)這兩種方式的硬件實(shí)現(xiàn)做了詳細(xì)說(shuō)明,并進(jìn)行了不同替換策略、表項(xiàng)數(shù)目的實(shí)驗(yàn)研究。 2.提出一種基于連續(xù)頁(yè)面合并以及PTE基址緩存的硬件載入技術(shù)。對(duì)TLB訪問(wèn)時(shí)間分析得知硬件載入時(shí)間在整個(gè)TLB訪問(wèn)過(guò)程總時(shí)間中占有巨大比例,提出對(duì)硬件載入改進(jìn)的兩種方法,分別是：a)合并Main TLB中物理頁(yè)號(hào)、虛擬頁(yè)號(hào)均連續(xù)的兩個(gè)表項(xiàng),擴(kuò)大了Main TLB容量,降低TLB缺失率,減少硬件載入次數(shù)；b)緩存硬件載入過(guò)程中第一次查詢頁(yè)表得到的PTE基址,有相同PTE基址的虛擬頁(yè)號(hào)將不需要進(jìn)行第一次頁(yè)表查詢,節(jié)省了一半時(shí)間。這兩種方法分別從減少硬件載入次數(shù)和縮短單次硬件載入時(shí)間上提升了旁路轉(zhuǎn)換單元的性能,同時(shí)降低了缺失率。選取EEMBC中的一些應(yīng)用程序進(jìn)行實(shí)驗(yàn),實(shí)驗(yàn)結(jié)果表明硬件載入技術(shù)的TLB在硬件載入總周期上相比傳統(tǒng)的TLB結(jié)構(gòu)有明顯縮減。
【關(guān)鍵詞】：旁路緩沖器 內(nèi)存管理單元 虛擬存儲(chǔ)器 連續(xù)頁(yè)面歸并 頁(yè)面回收 硬件載入 PTE基址緩存 高性能 低功耗 替換策略
【學(xué)位授予單位】：浙江大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2014
【分類號(hào)】：TP368.1
【目錄】：

• 致謝5-7
• 摘要7-8
• Abstract8-10
• 目錄10-12
• 圖目錄12-14
• 表目錄14-15
• 1 緒論15-29
• 1.1 概述15
• 1.2 研究背景及意義15-17
• 1.3 國(guó)內(nèi)外研究現(xiàn)狀17-26
• 1.3.1 虛擬存儲(chǔ)技術(shù)簡(jiǎn)介17-20
• 1.3.2 國(guó)內(nèi)外研究現(xiàn)狀20-26
• 1.4 論文研究基礎(chǔ)26-27
• 1.5 研究?jī)?nèi)容及論文結(jié)構(gòu)27-28
• 1.6 本章小結(jié)28-29
• 2 內(nèi)存管理單元概述29-45
• 2.1 內(nèi)存管理單元簡(jiǎn)介29-31
• 2.2 旁路轉(zhuǎn)換緩沖器簡(jiǎn)介31-35
• 2.2.1 TLB工作原理31-33
• 2.2.2 TLB組織結(jié)構(gòu)33-34
• 2.2.3 TLB替換策略34-35
• 2.3 CKCORE嵌入式內(nèi)存管理單元簡(jiǎn)介35-44
• 2.3.1 CKCORE內(nèi)存管理單元體系結(jié)構(gòu)35-37
• 2.3.2 地址空間設(shè)置37-38
• 2.3.3 協(xié)處理器MMU寄存器說(shuō)明38-43
• 2.3.4 兩級(jí)頁(yè)表查詢方式簡(jiǎn)介43-44
• 2.4 本章小結(jié)44-45
• 3 基于連續(xù)頁(yè)面歸并回收的旁路轉(zhuǎn)換技術(shù)研究45-59
• 3.1 旁路轉(zhuǎn)換技術(shù)相關(guān)研究回顧45
• 3.2 程序行為分析45-48
• 3.2.1 MTLB表項(xiàng)替換次數(shù)及重用次數(shù)分析46-48
• 3.2.2 MTLB表項(xiàng)替換內(nèi)容分析48
• 3.3 基于連續(xù)頁(yè)面歸并回收的旁路轉(zhuǎn)換器48-58
• 3.3.1 頁(yè)面回收RTLB結(jié)構(gòu)48-49
• 3.3.2 連續(xù)頁(yè)面歸并回收技術(shù)49-52
• 3.3.3 RTLB替換策略52-54
• 3.3.4 實(shí)驗(yàn)與分析54-58
• 3.4 本章小結(jié)58-59
• 4 基于連續(xù)頁(yè)面合并以及緩存的硬件載入技術(shù)研究59-67
• 4.1 旁路轉(zhuǎn)換單元載入技術(shù)簡(jiǎn)介59-60
• 4.2 基于連續(xù)頁(yè)面合并以及緩存的硬件載入技術(shù)60-66
• 4.2.1 基于連續(xù)頁(yè)面合并的硬件載入技術(shù)60-63
• 4.2.2 PTE基址緩存的硬件載入技術(shù)63-64
• 4.2.3 實(shí)驗(yàn)與分析64-66
• 4.3 本章小結(jié)66-67
• 5 總結(jié)與展望67-69
• 5.1 論文研究工作總結(jié)67-68
• 5.2 今后工作展望68-69
• 參考文獻(xiàn)69-74
• 作者簡(jiǎn)歷74-75
• 作者攻讀碩士學(xué)位期間發(fā)表的論文75

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前5條

1 何芳;;加快虛擬存儲(chǔ)器速度的方法分析[J];電腦與電信;2006年10期

2 崔更申;黃廷輝;王力;;一種通用的嵌入式操作系統(tǒng)內(nèi)存保護(hù)設(shè)計(jì)[J];計(jì)算機(jī)工程;2005年24期

3 武淑麗;孟建熠;王榮華;嚴(yán)曉浪;葛海通;;基于預(yù)測(cè)緩存的低功耗TLB快速訪問(wèn)機(jī)制[J];計(jì)算機(jī)應(yīng)用研究;2011年08期

4 何軍;張曉東;郭勇;;一種TLB結(jié)構(gòu)優(yōu)化方法[J];計(jì)算機(jī)工程;2012年21期

5 劉坤杰;游海亮;嚴(yán)曉浪;葛海通;;面向嵌入式應(yīng)用的內(nèi)存管理單元設(shè)計(jì)[J];浙江大學(xué)學(xué)報(bào)(工學(xué)版);2007年07期

中國(guó)博士學(xué)位論文全文數(shù)據(jù)庫(kù) 前1條

1 葛海通;32位高性能嵌入式CPU及平臺(tái)研發(fā)[D];浙江大學(xué);2009年

，

本文編號(hào)：983040