本文關(guān)鍵詞：基于FPGA的FFT硬件架構(gòu)設(shè)計與實現(xiàn)

  更多相關(guān)文章： FFT FPGA 多級運算 溢出

【摘要】：本文設(shè)計并實現(xiàn)一種基于FPGA的高速可配置FFT處理器,充分利用FPGA并行運算的優(yōu)點,不僅能夠?qū)崿F(xiàn)64~2048個點的FFT運算,還可以提高運算速度和可操作性。在綜合考慮運算復(fù)雜度和控制難度的基礎(chǔ)上,采用了基于頻率抽取的基-4和基-2混合基算法。本設(shè)計中每一級蝶形運算都可以在部分?jǐn)?shù)據(jù)完成計算和存儲之后就開始新一級運算,不用等待所有運算數(shù)據(jù)計算并存儲完成之后開始,這樣就做到了多級運算交叉進行,可以進一步提高FFT運算速度。為了避免出現(xiàn)蝶形運算結(jié)果溢出的現(xiàn)象,本文設(shè)計了一種溢出控制機制。本文通過信號流圖和數(shù)據(jù)表格詳細(xì)分析了多種FFT算法的特性,列舉了多種硬件實現(xiàn)結(jié)構(gòu),對RTL級的設(shè)計做了具體闡述,給出了FPGA實現(xiàn)及前后仿結(jié)果,驗證了整個系統(tǒng)以及各功能模塊的正確性。
【關(guān)鍵詞】：FFT FPGA 多級運算 溢出
【學(xué)位授予單位】：長春理工大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2016
【分類號】：TP332;TN791
【目錄】：

• 摘要4-5
• ABSTRACT5-9
• 第一章 緒論9-13
• 1.1 課題的提出9-11
• 1.1.1 FFT算法研究現(xiàn)狀9-10
• 1.1.2 FFT處理器研究現(xiàn)狀10-11
• 1.1.3 FPGA發(fā)展現(xiàn)狀11
• 1.2 本論文主要研究工作11-12
• 1.3 論文結(jié)構(gòu)12-13
• 第二章 FFT算法原理13-33
• 2.1 DIT基-2 FFT算法（Cooley-Tukey算法）14-20
• 2.1.1 算法原理14-16
• 2.1.2 運算規(guī)律和特點16-18
• 2.1.3 DIT基-2FFT與DFT運算量的比較18-19
• 2.1.4 DIT基-2FFT算法與DIF基-2FFT算法的比較19-20
• 2.2 基-4 FFT算法20-23
• 2.2.1 DIT基-4 FFT算法原理20-21
• 2.2.2 DIF基-4 FFT算法原理21-23
• 2.2.3 DIT基-4 FFT與DIF基-4 FFT計算量比較23
• 2.3 基-8 FFT算法23-28
• 2.3.1 DIT基-8 FFT算法原理23-26
• 2.3.2 DIF基-8 FFT算法原理26-28
• 2.3.3 DIT基-8 FFT與DIF基-8 FFT計算量比較28
• 2.4 混合基FFT算法28-32
• 2.4.1 整數(shù)的多基多進制表示形式29-30
• 2.4.2 復(fù)合數(shù)算法30-32
• 2.5 本章總結(jié)32-33
• 第三章 高速FFT硬件設(shè)計方法33-47
• 3.1 常見FFT處理器硬件實現(xiàn)結(jié)構(gòu)33-35
• 3.1.1 存儲器結(jié)構(gòu)33
• 3.1.2 流水線結(jié)構(gòu)33-34
• 3.1.3 并行結(jié)構(gòu)34-35
• 3.1.4 陣列結(jié)構(gòu)35
• 3.1.5 總結(jié)35
• 3.2 流水線結(jié)構(gòu)分類35-41
• 3.2.1 基-2 多路延遲轉(zhuǎn)換器35-37
• 3.2.2 基-4 多路延遲轉(zhuǎn)換器37-38
• 3.2.3 基-2 單路延遲轉(zhuǎn)換器38-39
• 3.2.4 基-4 單路延遲轉(zhuǎn)換器39-40
• 3.2.5 總結(jié)40-41
• 3.3 FFT總體方案設(shè)計41-45
• 3.4 本章總結(jié)45-47
• 第四章 FFT處理器架構(gòu)FPGA設(shè)計與實現(xiàn)47-69
• 4.1 FPGA實現(xiàn)總體框架47
• 4.2 地址生成與控制單元47-51
• 4.3 蝶形運算單元51-61
• 4.3.1 Radix-2 PE-204852-53
• 4.3.2 Radix-2/4 PE-1024&51253-55
• 4.3.3 Radix-2 PE-256&12855-56
• 4.3.4 Radix-2/4 PE-64&3256-58
• 4.3.5 Radix-2/4 PE-16&858-60
• 4.3.6 Radix-2/4 PE-4&260-61
• 4.4 延時緩存單元61-63
• 4.4.1 乒乓結(jié)構(gòu)SRAM62-63
• 4.4.2 移位寄存器63
• 4.5 旋轉(zhuǎn)因子單元63-65
• 4.5.1 Twiddle factor 164
• 4.5.2 Twiddle factor 264
• 4.5.3 Twiddle factor 364
• 4.5.4 Twiddle factor 464
• 4.5.5 Twiddle factor 564-65
• 4.5.6 Twiddle factor 665
• 4.6 溢出控制機制65-66
• 4.7 倒序處理66-68
• 4.8 不同F(xiàn)FT點數(shù)處理機制68
• 4.9 本章總結(jié)68-69
• 第五章 FFT硬件架構(gòu)仿真驗證69-72
• 5.1 功能仿真與FPGA驗證69-70
• 5.2 信號仿真與驗證70-72
• 5.2.1 正弦波信號仿真70
• 5.2.2 三角波信號仿真70-72
• 第六章 總結(jié)與展望72-74
• 6.1 總結(jié)72
• 6.2 展望72-74
• 致謝74-75
• 參考文獻75-76

，

本文編號：979237