本文關(guān)鍵詞：高效可容錯末級Cache的設(shè)計與實現(xiàn)

  更多相關(guān)文章： 多核處理器 末級Cache 替換算法 優(yōu)先權(quán) 共享私有空間劃分 “偽命中” 容錯 可靠性

【摘要】：隨著應用需求的發(fā)展和芯片設(shè)計技術(shù)的進步,多核處理器已經(jīng)成為當前處理器的主流架構(gòu)。目前,多核處理器普遍采用增加緩存級數(shù)以及增大末級緩存容量來緩解日益嚴重的“存儲墻”問題。但是,大容量末級Cache的設(shè)計面臨著片上線延遲的不斷增長、有限的片外訪存帶寬、多線程相互干擾、可靠性急需提高等諸多挑戰(zhàn)。研究如何設(shè)計具有高效管理策略和可容錯的末級Cache具有重要意義。Matrix-M是一款自主研發(fā)的高性能多核DSP,其研發(fā)的成功將對我國核心芯片自主可控戰(zhàn)略具有重要意義。本文以Matrix-M DSP為背景,對其末級Cache的高效管理策略和可容錯機制進行了設(shè)計和實現(xiàn),具體工作和主要貢獻體現(xiàn)在以下幾個方面:首先,介紹了芯片的整體結(jié)構(gòu)和存儲層次,分析末級Cache的設(shè)計需求,并根據(jù)設(shè)計需求確定了數(shù)據(jù)體和Tag體結(jié)構(gòu)、替換算法、映象規(guī)則、寫策略以及管理控制策略。其次,設(shè)計并實現(xiàn)三種末級Cache高效管理策略:1)在傳統(tǒng)替換算法的基礎(chǔ)上融入優(yōu)先權(quán),使駐留在Cache中的數(shù)據(jù)擁有不同的級別,有效地緩和了末級Cache局部性相對較差的問題,減少了末級Cache的缺失率;2)通過配置外存空間的編址方式實現(xiàn)末級Cache共享私有空間的靈活劃分,提高了整個末級Cache的空間利用率;3)在寫分配的基礎(chǔ)上,提出一種“偽命中”的寫策略,減少了末級Cache訪問的強制缺失。實驗結(jié)果表明,三種管理策略使末級Cache性能分別得到不同程度的提高。然后,設(shè)計并實現(xiàn)了基于Hsiao碼的末級Cache可容錯機制。從編解碼實現(xiàn)、錯誤處理以及數(shù)據(jù)一致性處理三個方面進行了具體展開。邏輯綜合以及實驗分析表明該機制的硬件開銷和效率能夠滿足設(shè)計需求。最后,對整個末級Cache設(shè)計進行系統(tǒng)的功能驗證以及綜合優(yōu)化。實驗結(jié)果表明:末級Cache設(shè)計的功能正確,達到覆蓋率收斂;在某廠家45 nm工藝下時序、面積以及功耗滿足設(shè)計要求。
【關(guān)鍵詞】：多核處理器 末級Cache 替換算法 優(yōu)先權(quán) 共享私有空間劃分 “偽命中” 容錯 可靠性
【學位授予單位】：國防科學技術(shù)大學
【學位級別】：碩士
【學位授予年份】：2014
【分類號】：TP332
，

本文編號：956591