本文關(guān)鍵詞：高效可容錯(cuò)末級(jí)Cache的設(shè)計(jì)與實(shí)現(xiàn)

  更多相關(guān)文章： 多核處理器 末級(jí)Cache 替換算法 優(yōu)先權(quán) 共享私有空間劃分 “偽命中” 容錯(cuò) 可靠性

【摘要】：隨著應(yīng)用需求的發(fā)展和芯片設(shè)計(jì)技術(shù)的進(jìn)步,多核處理器已經(jīng)成為當(dāng)前處理器的主流架構(gòu)。目前,多核處理器普遍采用增加緩存級(jí)數(shù)以及增大末級(jí)緩存容量來(lái)緩解日益嚴(yán)重的“存儲(chǔ)墻”問(wèn)題。但是,大容量末級(jí)Cache的設(shè)計(jì)面臨著片上線延遲的不斷增長(zhǎng)、有限的片外訪存帶寬、多線程相互干擾、可靠性急需提高等諸多挑戰(zhàn)。研究如何設(shè)計(jì)具有高效管理策略和可容錯(cuò)的末級(jí)Cache具有重要意義。Matrix-M是一款自主研發(fā)的高性能多核DSP,其研發(fā)的成功將對(duì)我國(guó)核心芯片自主可控戰(zhàn)略具有重要意義。本文以Matrix-M DSP為背景,對(duì)其末級(jí)Cache的高效管理策略和可容錯(cuò)機(jī)制進(jìn)行了設(shè)計(jì)和實(shí)現(xiàn),具體工作和主要貢獻(xiàn)體現(xiàn)在以下幾個(gè)方面:首先,介紹了芯片的整體結(jié)構(gòu)和存儲(chǔ)層次,分析末級(jí)Cache的設(shè)計(jì)需求,并根據(jù)設(shè)計(jì)需求確定了數(shù)據(jù)體和Tag體結(jié)構(gòu)、替換算法、映象規(guī)則、寫(xiě)策略以及管理控制策略。其次,設(shè)計(jì)并實(shí)現(xiàn)三種末級(jí)Cache高效管理策略:1)在傳統(tǒng)替換算法的基礎(chǔ)上融入優(yōu)先權(quán),使駐留在Cache中的數(shù)據(jù)擁有不同的級(jí)別,有效地緩和了末級(jí)Cache局部性相對(duì)較差的問(wèn)題,減少了末級(jí)Cache的缺失率;2)通過(guò)配置外存空間的編址方式實(shí)現(xiàn)末級(jí)Cache共享私有空間的靈活劃分,提高了整個(gè)末級(jí)Cache的空間利用率;3)在寫(xiě)分配的基礎(chǔ)上,提出一種“偽命中”的寫(xiě)策略,減少了末級(jí)Cache訪問(wèn)的強(qiáng)制缺失。實(shí)驗(yàn)結(jié)果表明,三種管理策略使末級(jí)Cache性能分別得到不同程度的提高。然后,設(shè)計(jì)并實(shí)現(xiàn)了基于Hsiao碼的末級(jí)Cache可容錯(cuò)機(jī)制。從編解碼實(shí)現(xiàn)、錯(cuò)誤處理以及數(shù)據(jù)一致性處理三個(gè)方面進(jìn)行了具體展開(kāi)。邏輯綜合以及實(shí)驗(yàn)分析表明該機(jī)制的硬件開(kāi)銷和效率能夠滿足設(shè)計(jì)需求。最后,對(duì)整個(gè)末級(jí)Cache設(shè)計(jì)進(jìn)行系統(tǒng)的功能驗(yàn)證以及綜合優(yōu)化。實(shí)驗(yàn)結(jié)果表明:末級(jí)Cache設(shè)計(jì)的功能正確,達(dá)到覆蓋率收斂;在某廠家45 nm工藝下時(shí)序、面積以及功耗滿足設(shè)計(jì)要求。
【關(guān)鍵詞】：多核處理器 末級(jí)Cache 替換算法 優(yōu)先權(quán) 共享私有空間劃分 “偽命中” 容錯(cuò) 可靠性
【學(xué)位授予單位】：國(guó)防科學(xué)技術(shù)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2014
【分類號(hào)】：TP332
，

本文編號(hào)：956591