本文關鍵詞：在多態(tài)陣列處理器上實現(xiàn)統(tǒng)一渲染架構

  更多相關文章： 統(tǒng)一渲染 多態(tài)陣列處理器 著色器 分配器

【摘要】：多態(tài)陣列處理器是一種將成千上萬的單處理核集成于一塊芯片的新型并行處理器,其具有多種并行計算模式。針對傳統(tǒng)的分離式圖形渲染管線產生負載不均衡的問題,以業(yè)界提出的統(tǒng)一渲染思想為指導,充分利用多態(tài)陣列處理器的多種并行計算模式,設計并實現(xiàn)了一種基于多態(tài)陣列處理器的統(tǒng)一渲染架構。該設計將多態(tài)陣列處理器的單處理核作為統(tǒng)一渲染架構中的流處理器,同時設計緩沖區(qū)對象、緩存機制、分配器、重定序等相關機制配合流處理器工作,以此達到對圖形頂點數(shù)據和像素數(shù)據統(tǒng)一渲染的目的。最后在實現(xiàn)的統(tǒng)一渲染架構中對基本的3D模型數(shù)據進行了仿真。結果表明,設計的統(tǒng)一渲染架構很好地實現(xiàn)了頂點著色和像素著色的負載平衡,并且在數(shù)據處理方面實現(xiàn)了較高的數(shù)據并行性。
【作者單位】： 西安郵電大學計算機學院;
【關鍵詞】： 統(tǒng)一渲染 多態(tài)陣列處理器 著色器 分配器
【基金】：國家自然科學基金重大項目(61136002) 西安郵電大學研究生創(chuàng)新基金(CXL2014-28)
【分類號】：TP332
【正文快照】： 0引言進入可編程時代的GPU可以對頂點處理單元和像素處理單元兩個部分進行編程。在頂點處理單元和像素處理單元上運行的程序分別稱為頂點著色器(vertex shader)和像素著色器(pixel shader)[1]。微軟Direct X10發(fā)布之前,GPU采用將頂點處理單元和像素處理單元分開的分離式渲染架

【相似文獻】

中國期刊全文數(shù)據庫 前10條

1 劉中,龔耀寰;寬帶陣列處理器設計的半無窮維二次優(yōu)化方法[J];電子學報;1990年06期

2 Z.劉;Y.H.龔;張固良;;一種設計寬帶自適應陣列處理器的新方法[J];雷達與對抗;1992年02期

3 楊喬林;;一個基于規(guī)則的陣列處理器開發(fā)環(huán)境[J];計算機研究與發(fā)展;1989年04期

4 沈緒榜;;陣列處理器系統(tǒng)芯片的發(fā)展[J];電子產品世界;2010年Z1期

5 McWHIRTER John G;王秀壇;;并行信號處理[J];現(xiàn)代雷達;1990年01期

6 蘇睿;劉貴忠;張彤宇;;具有高效緩沖策略的運動估計陣列處理器結構[J];計算機學報;2006年10期

7 李鳳沼;一種魯棒型陣列處理器設計中的坐標變換[J];天津理工學院學報;1994年02期

8 周杰;陳嘯洋;趙建勛;竇勇;;大矩陣QR分解的FPGA設計與實現(xiàn)[J];計算機工程與科學;2010年10期

9 ;新品櫥窗[J];多媒體世界;1999年04期

10 江超偉;;LASSEN SP20信號陣列處理器[J];氣象科技;1989年06期

中國碩士學位論文全文數(shù)據庫 前5條

1 李寶峰;面向循環(huán)陣列處理器的編譯器設計與實現(xiàn)[D];國防科學技術大學;2003年

2 劉建國;數(shù)字多波束陣列處理器硬件設計與研制[D];西北工業(yè)大學;2002年

3 黃虎才;多態(tài)陣列處理器的并行計算研究[D];西安郵電大學;2014年

4 徐佳慶;粗粒度可重構陣列處理器性能優(yōu)化技術研究[D];國防科學技術大學;2007年

5 左艷輝;粗粒度可重構陣列處理器編譯工具研究[D];國防科學技術大學;2008年

，

本文編號：930200