本文關(guān)鍵詞：基于FPGA的基帶信號存儲與重建技術(shù)研究與實(shí)現(xiàn)

  更多相關(guān)文章： FPGA 信號存儲 DDR3 SDRAM 信號重建 插值濾波器

【摘要】：信號存儲與重建技術(shù),廣泛應(yīng)用于電子偵察、頻譜監(jiān)測、衛(wèi)星監(jiān)測、電磁兼容以及移動通信等領(lǐng)域,解決了當(dāng)前由于無線電通信和衛(wèi)星技術(shù)的快速發(fā)展而帶來的復(fù)雜信號的截獲測量問題,同時(shí)也滿足了軍事領(lǐng)域內(nèi)的信息戰(zhàn)和電子對抗方面的需要。本文以矢量信號源項(xiàng)目為研究背景,著重研究了數(shù)字基帶信號的實(shí)時(shí)存儲與信號重建技術(shù),并介紹了各種相關(guān)理論及設(shè)計(jì)方法。本文總體方案是基于軟件無線電的設(shè)計(jì)思想,以FPGA作為硬件平臺,經(jīng)過設(shè)計(jì)、仿真及驗(yàn)證,實(shí)現(xiàn)了對多制式基帶信號高達(dá)12800 MB/s的實(shí)時(shí)存儲與最大200倍插值的信號重建。本文研究內(nèi)容分為兩個(gè)部分:一部分是數(shù)字基帶信號的存儲控制,另一部分是數(shù)字基帶信號的重建�；鶐盘柕拇鎯刂浦饕ㄈ齻�(gè)方面:一、基帶信號接收與產(chǎn)生單元的設(shè)計(jì)與實(shí)現(xiàn),本單元提供兩種可選基帶數(shù)據(jù)源—從外部接收或者內(nèi)部產(chǎn)生的多制式基帶信號。二、對DDR3存儲控制器進(jìn)行配置、仿真及驗(yàn)證,保證IP核的正常工作以及FPGA與DDR3存儲器之間的無縫連接;三、基于DDR3存儲控制器對用戶存儲控制操作進(jìn)行設(shè)計(jì)、仿真及驗(yàn)證,包括讀寫命令操作、寫數(shù)據(jù)操作、讀數(shù)據(jù)操作、讀寫狀態(tài)轉(zhuǎn)移控制及基帶信號連續(xù)性處理。基帶信號的重建主要包括以下兩個(gè)方面:一、設(shè)計(jì)FIR補(bǔ)償濾波器與CIC插值濾波器,計(jì)算FIR濾波器系數(shù)并將其重載至FIR IP核,同時(shí)對濾波器進(jìn)行仿真與驗(yàn)證。二、設(shè)計(jì)并實(shí)現(xiàn)基帶信號重建單元,根據(jù)CIC插值濾波器和FIR補(bǔ)償濾波器幅頻響應(yīng)特性,最終采取級聯(lián)的方式對基帶信號進(jìn)行可變插值濾波,可以有效去除基帶信號的頻域鏡像并改善其諧波分量,獲得高速、平滑的基帶信號波形。本文提供了一套基帶信號的存儲重建技術(shù),并基于FPGA設(shè)計(jì)了高效的用戶存儲接口與信號多級聯(lián)濾波重建技術(shù),實(shí)現(xiàn)了基帶信號的高速率存儲與大倍數(shù)插值濾波重建,基于FPGA的設(shè)計(jì)大大縮短了研發(fā)周期,并且可移植性和擴(kuò)展性較強(qiáng),并且滿足了項(xiàng)目要求。
【關(guān)鍵詞】：FPGA 信號存儲 DDR3 SDRAM 信號重建 插值濾波器
【學(xué)位授予單位】：電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TP333;TN791
【目錄】：

• 摘要5-6
• ABSTRACT6-10
• 第一章 緒論10-17
• 1.1 課題背景10-11
• 1.2 國內(nèi)外研究現(xiàn)狀11-15
• 1.2.1 相關(guān)產(chǎn)品現(xiàn)狀及發(fā)展態(tài)勢11-12
• 1.2.2 內(nèi)存技術(shù)現(xiàn)狀及發(fā)展態(tài)勢12-15
• 1.3 論文主要內(nèi)容及結(jié)構(gòu)安排15-17
• 第二章 總體方案設(shè)計(jì)及理論基礎(chǔ)17-34
• 2.1 主要指標(biāo)17-18
• 2.2 方案設(shè)計(jì)18-23
• 2.2.1 方案理論框架18-19
• 2.2.2 基帶信號存儲與重建總體方案19-21
• 2.2.3 基帶信號存儲單元方案設(shè)計(jì)21-22
• 2.2.4 基帶信號重建單元方案設(shè)計(jì)22-23
• 2.3 關(guān)鍵技術(shù)理論23-33
• 2.3.1 DDR3 SDRAM工作原理23-27
• 2.3.2 CIC濾波器原理27-31
• 2.3.3 FIR濾波器原理31-33
• 2.4 本章小結(jié)33-34
• 第三章 基帶信號存儲單元設(shè)計(jì)與實(shí)現(xiàn)34-60
• 3.1 基帶信號接收與生成單元設(shè)計(jì)與實(shí)現(xiàn)34-45
• 3.1.1 單元頂層設(shè)計(jì)34-35
• 3.1.2 外部基帶信號接收單元設(shè)計(jì)與實(shí)現(xiàn)35-37
• 3.1.3 內(nèi)部基帶信號生成單元設(shè)計(jì)與實(shí)現(xiàn)37-45
• 3.1.3.1 相關(guān)原理37-41
• 3.1.3.2 成型濾波器設(shè)計(jì)及仿真41-43
• 3.1.3.3 基帶信號產(chǎn)生的FPGA實(shí)現(xiàn)43-45
• 3.2 DDR3存儲控制器設(shè)計(jì)與驗(yàn)證45-49
• 3.2.1 DDR3存儲控制器的設(shè)計(jì)45-47
• 3.2.2 DDR3存儲控制器的仿真與驗(yàn)證47-49
• 3.3 DDR3存儲控制器用戶邏輯設(shè)計(jì)與驗(yàn)證49-58
• 3.3.1 DDR3存儲控制器用戶邏輯設(shè)計(jì)50-54
• 3.3.2 DDR3循環(huán)讀取與連續(xù)性處理設(shè)計(jì)54-56
• 3.3.3 DDR3存儲控制器用戶邏輯驗(yàn)證56-58
• 3.3.3.1 寫操作實(shí)驗(yàn)驗(yàn)證56-57
• 3.3.3.2 讀操作實(shí)驗(yàn)驗(yàn)證57-58
• 3.3.3.3 循環(huán)讀取實(shí)驗(yàn)驗(yàn)證58
• 3.4 本章小結(jié)58-60
• 第四章 基帶信號重建單元設(shè)計(jì)與實(shí)現(xiàn)60-75
• 4.1 信號重建單元總體設(shè)計(jì)60-61
• 4.2 信號重建單元仿真61-71
• 4.2.1 濾波器在線重載設(shè)計(jì)61-63
• 4.2.2 重建濾波器MATLAB仿真63-66
• 4.2.3 重建濾波器MODELSIM仿真66-71
• 4.3 信號重建單元驗(yàn)證71-74
• 4.3.1 系數(shù)在線重載時(shí)序驗(yàn)證71
• 4.3.2 重建濾波器組時(shí)序驗(yàn)證71-72
• 4.3.3 信號重建單元總體驗(yàn)證72-74
• 4.4 本章小結(jié)74-75
• 第五章 結(jié)果驗(yàn)證與分析75-90
• 5.1 測試目的與內(nèi)容75
• 5.2 測試平臺與方案75-78
• 5.2.1 測試平臺75-77
• 5.2.2 測試方案77-78
• 5.3 測試結(jié)果與分析78-89
• 5.3.1 存儲單元測試結(jié)果與分析78-81
• 5.3.2 重建單元測試結(jié)果與分析81-84
• 5.3.3 調(diào)制方式和幅值分辨率測試84-89
• 5.4 本章小結(jié)89-90
• 第六章 總結(jié)90-92
• 致謝92-93
• 參考文獻(xiàn)93-96

【參考文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前3條

1 季偉;周學(xué)軍;林海濤;竇高奇;;基帶成形濾波器設(shè)計(jì)與實(shí)現(xiàn)[J];艦船電子工程;2012年02期

2 張鵬;丁鎮(zhèn);;實(shí)時(shí)頻譜儀在雷達(dá)對抗中的應(yīng)用[J];現(xiàn)代雷達(dá);2007年03期

3 ;第三代無線電信號監(jiān)測技術(shù)(系列之三)[J];中國無線電;2010年12期

，

本文編號：906654