本文關(guān)鍵詞：基于糾錯編碼的SRAM加固技術(shù)評估體系研究

  更多相關(guān)文章： 單粒子效應(yīng) 糾錯編碼 平均失效時間 靜態(tài)隨機存儲器

【摘要】：隨著集成電路制造工藝的發(fā)展,器件特征尺寸不斷減小,半導(dǎo)體器件的噪聲容限降低。當(dāng)空間輻照環(huán)境中的高能粒子如重離子等擊中半導(dǎo)體器件的敏感位置時,會在其敏感節(jié)點淀積電荷,從而引起單粒子效應(yīng)[1]。目前單粒子效應(yīng)是引起存儲器SRAM(Static RAM,靜態(tài)隨機存儲器)出現(xiàn)SE(Soft Error,軟錯誤)的主要因素,SE的產(chǎn)生大大降低了輻照環(huán)境下SRAM的可靠性。因此空間中SRAM的加固技術(shù)成為了當(dāng)前微電子學(xué)的重點研究方向之一。在SRAM抗輻照加固設(shè)計中,ECC(Error Correcting Code,糾錯編碼)是解決SRAM空間單粒子效應(yīng)的一種有效方案。為了避免基于ECC的SRAM加固方案在設(shè)計完成后無法達(dá)到預(yù)期的需求或在達(dá)到預(yù)期的需求時存在大量的冗余電路,這就需要一種有效的評估模型對不同空間條件下的ECC加固方案設(shè)計進(jìn)行評估,以獲得最佳加固方案。但目前國內(nèi)外對于ECC加固的SRAM的評估體系并不完全成熟,沒有一種統(tǒng)一的標(biāo)準(zhǔn)。所以需要一套對ECC加固方案的完善評估體系。本文研究的主要內(nèi)容是建立一套用于ECC加固的SRAM的可靠性評估體系。評估體系采用最為廣泛應(yīng)用的衡量可靠性的參數(shù)MTTF(Mean Time To Failure,平均失效時間)作為最終衡量加固后SRAM可靠性的依據(jù)。本文的評估體系主要分為兩部分,數(shù)學(xué)模型評估部分和FPGA測試統(tǒng)計部分。兩部分評估體系分別用于ECC加固設(shè)計的前期和后期對加固后的SRAM的可靠性進(jìn)行評估。兩部分體系共同構(gòu)成一套完整的評估體系,這兩部分評估體系的主要特點如下。(1)數(shù)學(xué)模型評估部分特點本文結(jié)合歸納的兩種空間單粒子效應(yīng)在SRAM產(chǎn)生錯誤的特性(錯誤分布圖樣特性和錯誤重疊特性),采用將發(fā)生MBUs(Multi-Bit Upset,多比特翻轉(zhuǎn))[2]的SRAM的MTTF近似等價于更大存儲空間或更低的輻射事件到來率下只發(fā)生SEUs(Single Event Upset,單粒子翻轉(zhuǎn))的SRAM的MTTF的思路,建立一套在錯誤圖樣與錯誤重疊特性下的快速評估模型。該計算方案實現(xiàn)簡單計算速度快,十分適合在ECC加固設(shè)計的前期對設(shè)計可靠性進(jìn)行評估。(2)FPGA測試統(tǒng)計部分本文提出基于FPGA與上位機結(jié)合的空間環(huán)境模擬測試方案。在引入本文歸納的兩種空間單粒子效應(yīng)在SRAM產(chǎn)生錯誤的特性的基礎(chǔ)上建立FPGA與上位機結(jié)合的測試平臺,并通過測試統(tǒng)計的方式得出加固后的系統(tǒng)的精確可靠性,即統(tǒng)計計算出可靠性參數(shù)MTTF。該測試平臺主要依靠FPGA硬件電路實現(xiàn),相對于純軟件測試平臺具有計算速度快,設(shè)計靈活性高,擴(kuò)展性強等特點。相對于數(shù)學(xué)模型評估方案具有測試統(tǒng)計精度高,通用性強等特點。
【關(guān)鍵詞】：單粒子效應(yīng) 糾錯編碼 平均失效時間 靜態(tài)隨機存儲器
【學(xué)位授予單位】：電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TP333
【目錄】：

• 摘要5-7
• ABSTRACT7-14
• 第一章 緒論14-21
• 1.1 課題研究背景14-16
• 1.1.1 主要的幾種SRAM加固理論14
• 1.1.2 幾種常見的加固方法14-16
• 1.2 課題研究現(xiàn)狀16-18
• 1.3 本課題的設(shè)計目標(biāo)及工作內(nèi)容18-19
• 1.4 本論文組織結(jié)構(gòu)19-21
• 第二章 SRAM失效原理以及糾錯編碼的特點21-27
• 2.1 SRAM失效原理21-22
• 2.2 SRAM基本錯誤模型22-24
• 2.3 糾錯編碼進(jìn)行糾錯的原理24-25
• 2.4 本章小結(jié)25-27
• 第三章 基于ECC加固的SRAM平均失效時間的快速算法27-44
• 3.1 空間假設(shè)環(huán)境28
• 3.2 不帶刷新模式模型分析28-29
• 3.3 實際單粒子效應(yīng)在SRAM中的錯誤特性建模29-35
• 3.3.1 MBU的基本錯誤圖樣30
• 3.3.2 引入MBU的基本錯誤圖樣建模30-33
• 3.3.3 SRAM中翻轉(zhuǎn)重疊情況33
• 3.3.4 引入SRAM中翻轉(zhuǎn)重疊特性建模33-34
• 3.3.5 基于SRAM中的錯誤特性綜合建模34-35
• 3.4 邊界條件建立35-38
• 3.5 邊界條件下MTTF的計算38-39
• 3.6 帶刷新模式下的ECC加固的SRAM基本模型分析39-40
• 3.7 刷新模式下邊界條件的建立及計算40-41
• 3.7.1 邊界條件的建立40-41
• 3.7.2 刷新模式下MTTF的計算41
• 3.8 Matlab仿真41-43
• 3.8.1 非刷新模式下仿真41-42
• 3.8.2 刷新模式下仿真42-43
• 3.9 本章小結(jié)43-44
• 第四章 基于FPGA的SRAM空間可靠性測試評估方案44-79
• 4.1 FPGA測試方案概述44-48
• 4.1.1 FPGA基本結(jié)構(gòu)介紹44-45
• 4.1.2 FPGA開發(fā)流程介紹45-47
• 4.1.3 本文FPGA開發(fā)環(huán)境介紹47-48
• 4.2 統(tǒng)計計算方案的測試原理48-51
• 4.2.1 SRAM失效測試原理48-49
• 4.2.2 ECC加固的SRAM可靠性測試原理49-50
• 4.2.3 FPGA上采用ECC加固的SRAM錯誤注入原理50-51
• 4.3 FPGA對ECC加固的SRAM測試整體設(shè)計51-54
• 4.3.1 整體流程介紹51-52
• 4.3.2 整體框架介紹52-54
• 4.4 評估系統(tǒng)設(shè)計實現(xiàn)54-74
• 4.4.1 通用寄存器組結(jié)構(gòu)54-56
• 4.4.2 主控模塊設(shè)計56-58
• 4.4.3 錯誤注入系統(tǒng)設(shè)計58-66
• 4.4.4 監(jiān)控模塊設(shè)計66-68
• 4.4.5 PCI Express通信接.設(shè)計68-74
• 4.5 測試流程74-77
• 4.6 測試次數(shù)對比77-78
• 4.7 本章小節(jié)78-79
• 第五章 仿真與測試79-85
• 5.1 非刷新結(jié)構(gòu)下的MTTF計算對比79-81
• 5.2 刷新結(jié)構(gòu)下的MTTF計算對比81-83
• 5.3 總結(jié)83-85
• 第六章 總結(jié)與展望85-87
• 6.1 創(chuàng)新點與工作內(nèi)容85-86
• 6.1.1 本文創(chuàng)新點85
• 6.1.2 本文工作內(nèi)容85-86
• 6.2 研究結(jié)論86
• 6.3 本文工作展望86-87
• 致謝87-88
• 參考文獻(xiàn)88-91
• 攻碩期間取得的研究成果91-92

【參考文獻(xiàn)】

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前1條

1 丁朋程;基于SRAM型FPGA的抗單粒子效應(yīng)容錯技術(shù)的研究[D];西北師范大學(xué);2013年

，

本文編號：853227