本文關鍵詞：高性能DSP取指和指令派發(fā)部件的設計與驗證

  更多相關文章： DSP 變長指令集 取指 指令派發(fā) 流水線技術 系統(tǒng)級驗證 斷言

【摘要】：隨著計算機和集成電路技術的不斷發(fā)展,數(shù)字信號處理器應運而生并得到廣泛應用,有利地促進了我國信息技術的提升,并給人們?nèi)粘Ｉ顜砹司薮蟮谋憷Ｗ訲I公司第一代通用DSP誕生以來,數(shù)字信號處理器技術越來越成熟,多核高性能并支持SIMD(單指令多數(shù)據(jù)流)多寬度發(fā)射的數(shù)字信號處理器不斷涌現(xiàn),其中處理器內(nèi)核設計成為提高DSP運行速度、數(shù)據(jù)處理能力的主要技術瓶頸。本文基于一款自主研發(fā)的采用超長指令字結(jié)構(gòu)并支持16/32位指令并行派發(fā)的高性能DSP FT-MX,對芯片內(nèi)核取指與指令派發(fā)部件作了詳細的設計與驗證。其中提到的指令預取、指令緩沖隊列、跨邊界指令并行派發(fā)等內(nèi)核技術對提高DSP主頻及代碼密度具有重要意義,具體完成了以下五個方面的工作和創(chuàng)新:(1)根據(jù)FT-MX總體結(jié)構(gòu)及指令集提出了內(nèi)核指令控制部分取指和指令派發(fā)部件的設計方案和需求,并在內(nèi)核結(jié)構(gòu)和流水線的基礎上分析了取指和指令派發(fā)部件的主要功能點。(2)完成了DSP內(nèi)核指令控制部分指令派發(fā)部件的設計,該部件可以實現(xiàn)跨邊界指令的派發(fā)、旁路取指,并支持仿真調(diào)試部件的讀寫操作。(3)完成了內(nèi)核指令控制部分取指部件的設計,包括緩沖地址的生成、流水線填充、地址作廢以及取指部件和指令派發(fā)部件、一級指令Cache等之間的協(xié)議,該工作對提高流水線運行效率具有重要作用。(4)利用Synopsys公司工具對內(nèi)核取指和指令派發(fā)部件進行了DC綜合和結(jié)果分析,有利于相關部件的進一步優(yōu)化。(5)在當前的驗證技術基礎上搭建驗證平臺,對指令控制部分取指與派發(fā)作了詳細的系統(tǒng)級驗證以及覆蓋率驗證,根據(jù)取指與派發(fā)部件的功能建立Systemverilog模型、構(gòu)造約束斷言并對其進行等價性檢查,提高了驗證的完備性。
【關鍵詞】：DSP 變長指令集 取指 指令派發(fā) 流水線技術 系統(tǒng)級驗證 斷言
【學位授予單位】：國防科學技術大學
【學位級別】：碩士
【學位授予年份】：2015
【分類號】：TP332
【目錄】：

• 摘要11-12
• ABSTRACT12-13
• 第一章 緒論13-21
• 1.1 課題研究背景和意義13-14
• 1.2 DSP發(fā)展歷史及當前技術14-17
• 1.2.1 DSP發(fā)展歷史14-15
• 1.2.2 高性能DSP內(nèi)核技術15-17
• 1.3 相關研究工作17-19
• 1.3.1 取指與派發(fā)部件相關技術17-19
• 1.3.2 未來面臨的挑戰(zhàn)19
• 1.4 本文主要內(nèi)容19-20
• 1.5 本文組織結(jié)構(gòu)20-21
• 第二章 FT-MX總體結(jié)構(gòu)和指令集組成21-31
• 2.1 FT-MX總體結(jié)構(gòu)及性能指標21-22
• 2.1.1 FT-MX總體結(jié)構(gòu)21
• 2.1.2 FT-MX性能指標21-22
• 2.2 FT-MX指令集組成22-26
• 2.2.1 FT-MX指令在存儲中形式22-23
• 2.2.2 FT-MX一般指令格式與含義23-24
• 2.2.3 FT-MX指令集設計評估24
• 2.2.4 本課題用到的指令匯編形式及描述24-25
• 2.2.5 FT-MX寄存器結(jié)構(gòu)25-26
• 2.3 FT-MX內(nèi)核結(jié)構(gòu)26-29
• 2.3.1 取指部件（Fetch）27
• 2.3.2 一級程序Cache27-28
• 2.3.3 指令派發(fā)部件（DP）28-29
• 2.4 FT-MX內(nèi)核流水線劃分29-30
• 2.5 本章小結(jié)30-31
• 第三章 FT-MX取指部件的設計與優(yōu)化31-44
• 3.1 取指部件的總體結(jié)構(gòu)及相關協(xié)議31-37
• 3.1.1 取指部件的總體結(jié)構(gòu)31-32
• 3.1.2 取指部件與其他部件的協(xié)議32-36
• 3.1.3 取指部件的功能36-37
• 3.2 取指部件關鍵技術及優(yōu)化37-40
• 3.2.1 流水線填充37-38
• 3.2.2 地址緩沖及其輔助信號38
• 3.2.3 地址產(chǎn)生38-39
• 3.2.4 保存取指包與分支延遲槽39
• 3.2.5 地址作廢39
• 3.2.6 軟件斷點39-40
• 3.3 取指部件的代價及性能評估40-43
• 3.3.1 取指部件的硬件代價評估40-42
• 3.3.2 指令預取性能評估42-43
• 3.4 本章小結(jié)43-44
• 第四章 FT-MX指令派發(fā)部件設計與優(yōu)化44-56
• 4.1 指令派發(fā)總體結(jié)構(gòu)及相關協(xié)議44-47
• 4.1.1 指令派發(fā)部件總體結(jié)構(gòu)44-46
• 4.1.2 指令派發(fā)部件與其他部件間的通信協(xié)議46-47
• 4.2 指令派發(fā)關鍵邏輯及其優(yōu)化47-53
• 4.2.1 指令緩沖隊列的生成47-49
• 4.2.2 指令并行信息的分析49-51
• 4.2.3 候選指令的選擇51
• 4.2.4 跨邊界指令的派發(fā)51-53
• 4.3 指令派發(fā)部件的代價及性能評估53-55
• 4.3.1 指令派發(fā)部件的面積和功耗代價53-54
• 4.3.2 跨邊界執(zhí)行包派發(fā)的性能評估54-55
• 4.4 本章小結(jié)55-56
• 第五章 FT-MX取指與派發(fā)部件的驗證56-74
• 5.1 FT-MX內(nèi)核系統(tǒng)級驗證方法57-62
• 5.1.1 FT-MX編譯器簡介57
• 5.1.2 驗證流程57-58
• 5.1.3 驗證結(jié)果及其分析58-62
• 5.2 FT-MX內(nèi)核取指與派發(fā)覆蓋率驗證62-66
• 5.2.1 覆蓋率驗證指標63
• 5.2.2 覆蓋率驗證過程63-64
• 5.2.3 FT-MX內(nèi)核取指與指令派發(fā)覆蓋率驗證結(jié)果及分析64-66
• 5.3 FT-MX取指與指令派發(fā)基于SVA的驗證66-73
• 5.3.1 斷言的定義和實現(xiàn)67-69
• 5.3.2 FT-MX取指與派發(fā)基于斷言的驗證69-72
• 5.3.3 基于斷言的形式化驗證結(jié)果72-73
• 5.4 本章小結(jié)73-74
• 第六章 結(jié)束語74-76
• 6.1 本文總結(jié)74
• 6.2 工作展望74-76
• 致謝76-78
• 參考文獻78-81
• 作者在學期間取得的學術成果81

【相似文獻】

中國期刊全文數(shù)據(jù)庫 前10條

1 洪龍;陳燕俐;朱梧i，

本文編號：789948