本文關(guān)鍵詞：OpenSPARC T1處理器Cache的優(yōu)化研究

  更多相關(guān)文章： OpenSPARC T處理器 Cache抖動(dòng) 空間鎖環(huán)

【摘要】：文章以O(shè)penSPARC T1處理器為例,分析了片上多線程結(jié)構(gòu)(chip multi-threading,CMT)處理器由于Cache抖動(dòng)引發(fā)的緩存沖突等問(wèn)題,通過(guò)引入空間鎖環(huán)機(jī)制,減少程序中循環(huán)體被替換出Cache的概率,降低Cache沖突,從而提高多線程處理器性能。結(jié)果表明,使用空間鎖環(huán)機(jī)制有效降低了緩存延遲和Cache的失效率。
【作者單位】： 合肥工業(yè)大學(xué)電子科學(xué)與應(yīng)用物理學(xué)院;
【關(guān)鍵詞】： OpenSPARC T處理器 Cache抖動(dòng) 空間鎖環(huán)
【基金】：國(guó)家自然科學(xué)基金資助項(xiàng)目(61106020) 合肥工業(yè)大學(xué)大學(xué)生創(chuàng)新性實(shí)驗(yàn)計(jì)劃資助項(xiàng)目(201510359038)
【分類(lèi)號(hào)】：TP332
【正文快照】： 近年來(lái),UltraSPARC系列處理器已成為處理器新的發(fā)展方向。片上多線程結(jié)構(gòu)(chipmulti-threading,CMT)處理器指具有支持多個(gè)硬件線程能力的一種處理器結(jié)構(gòu),且其處理器的內(nèi)核能夠維護(hù)各線程獨(dú)立的處理狀態(tài)并迅速切換線程,從而避免了把時(shí)間浪費(fèi)在等待線程的響應(yīng)上。實(shí)際上CMT是一

【相似文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前10條

1 趙學(xué)梅,葉以正,李曉明,時(shí)銳;一種低功耗高性能的滑動(dòng)Cache方案[J];計(jì)算機(jī)研究與發(fā)展;2004年11期

2 VioLin;高容量L2Cache=高性能嗎[J];電腦應(yīng)用文萃;2004年10期

3 VioLin;電腦設(shè)備加速之Cache談[J];電腦應(yīng)用文萃;2004年11期

4 杜紅燕,田興彥,田新華;一種新穎的軟件可控Cache優(yōu)化方法[J];計(jì)算機(jī)工程與應(yīng)用;2005年21期

5 唐雙燕;楊云仙;劉偉;;IA-32CPU Cache的一種特殊應(yīng)用[J];軟件導(dǎo)刊;2006年15期

6 楊君;李曦;仲力;周學(xué)海;;一種新型的嵌入式X路組相聯(lián)cache結(jié)構(gòu)[J];中國(guó)科學(xué)技術(shù)大學(xué)學(xué)報(bào);2007年02期

7 趙昊翔;;從程序員的角度看Cache[J];程序員;2008年09期

8 ;Dynamic cache resources allocation for energy efficiency[J];The Journal of China Universities of Posts and Telecommunications;2009年01期

9 黎玉琴;孫常慶;;多機(jī)系統(tǒng)中Cache一致性問(wèn)題的研究與評(píng)價(jià)[J];計(jì)算機(jī)時(shí)代;2009年02期

10 郝玉艷;彭蔓蔓;;混合Cache的低功耗設(shè)計(jì)方案[J];計(jì)算機(jī)工程與應(yīng)用;2009年20期

中國(guó)重要會(huì)議論文全文數(shù)據(jù)庫(kù) 前10條

1 所光;楊學(xué)軍;;雙核處理器性能最優(yōu)的共享Cache劃分[A];2008年全國(guó)開(kāi)放式分布與并行計(jì)算機(jī)學(xué)術(shù)會(huì)議論文集(上冊(cè))[C];2008年

2 石文強(qiáng);倪曉強(qiáng);金作霖;張民選;;Cache動(dòng)態(tài)插入策略模型研究[A];第十五屆計(jì)算機(jī)工程與工藝年會(huì)暨第一屆微處理器技術(shù)論壇論文集（B輯）[C];2011年

3 汪騰;楊少軍;;一種高效的指令Cache的結(jié)構(gòu)[A];中國(guó)聲學(xué)學(xué)會(huì)2001年青年學(xué)術(shù)會(huì)議[CYCA'01]論文集[C];2001年

4 張承義;郭維;周宏偉;;Cache漏流功耗的自適應(yīng)優(yōu)化:動(dòng)態(tài)容量調(diào)整[A];第十五屆計(jì)算機(jī)工程與工藝年會(huì)暨第一屆微處理器技術(shù)論壇論文集（B輯）[C];2011年

5 尹飛;吳磊;;基于功能覆蓋率驗(yàn)證多核處理器中的Cache一致性協(xié)議[A];第十五屆計(jì)算機(jī)工程與工藝年會(huì)暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

6 Zhang Xiang;Liu Yang;;A kind of Cache Engine Runing in Client[A];2012年計(jì)算機(jī)應(yīng)用與系統(tǒng)建模國(guó)際會(huì)議論文集[C];2012年

7 雷廣玉;;使用超高速緩存cache提高并行速度[A];中國(guó)工程物理研究院科技年報(bào)（2000）[C];2000年

8 楊華;劉宏偉;崔剛;楊孝宗;;同時(shí)多線程D-cache的分配與安全[A];2006年全國(guó)開(kāi)放式分布與并行計(jì)算學(xué)術(shù)會(huì)議論文集（一）[C];2006年

9 鄭啟龍;欒俊;房明;吳曉偉;;CCSim:基于Pin的CMP Cache訪問(wèn)模擬器[A];2008年全國(guó)開(kāi)放式分布與并行計(jì)算機(jī)學(xué)術(shù)會(huì)議論文集(下冊(cè))[C];2008年

10 任靜;唐遇星;徐煒遐;;微處理器Cache體系結(jié)構(gòu)級(jí)功耗模型研究[A];第十五屆計(jì)算機(jī)工程與工藝年會(huì)暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

中國(guó)重要報(bào)紙全文數(shù)據(jù)庫(kù) 前10條

1 上海 李超;什么是Cache[N];電腦報(bào);2001年

2 劉昌勇;小緩存里的大學(xué)問(wèn)[N];中國(guó)電腦教育報(bào);2004年

3 超頻者;K7-650（0015）最新實(shí)超報(bào)告[N];大眾科技報(bào);2000年

4 ;阿萌小辭典[N];電腦報(bào);2004年

5 中國(guó)計(jì)算機(jī)報(bào)測(cè)試實(shí)驗(yàn)室 王炳晨;Duron抵京，，Thunderbird爭(zhēng)宏[N];中國(guó)計(jì)算機(jī)報(bào);2000年

6 陳自文;CPU如何影響IA服務(wù)器的性能？[N];網(wǎng)絡(luò)世界;2000年

7 王軍;電腦運(yùn)行速度為何變慢？[N];中國(guó)電腦教育報(bào);2003年

8 小漁;電腦變慢之謎[N];中國(guó)電腦教育報(bào);2004年

9 龍哥;軟件應(yīng)用問(wèn)答！[N];中國(guó)計(jì)算機(jī)報(bào);2004年

10 ;速度跨過(guò)2GHz的Opteron[N];中國(guó)計(jì)算機(jī)報(bào);2003年

中國(guó)博士學(xué)位論文全文數(shù)據(jù)庫(kù) 前10條

1 黃安文;面向延遲優(yōu)化的多核處理器Cache數(shù)據(jù)管理機(jī)制研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2013年

2 周宏偉;微處理器中Cache漏流功耗的體系結(jié)構(gòu)級(jí)優(yōu)化技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2007年

3 田新華;面向性能優(yōu)化的壓縮cache技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2007年

4 陳黎明;嵌入式微處理器中動(dòng)態(tài)可配置Cache結(jié)構(gòu)的研究[D];華中科技大學(xué);2009年

5 付雄;利用程序分析和優(yōu)化提高Cache性能[D];中國(guó)科學(xué)技術(shù)大學(xué);2007年

6 賈小敏;多核處理器片上Cache訪問(wèn)行為分析與優(yōu)化機(jī)制研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2011年

7 唐軼軒;面向多線程應(yīng)用的Cache優(yōu)化策略及并行模擬研究[D];中國(guó)科學(xué)技術(shù)大學(xué);2012年

8 項(xiàng)曉燕;體系結(jié)構(gòu)級(jí)Cache功耗優(yōu)化技術(shù)研究[D];浙江大學(xué);2013年

9 所光;面向科學(xué)計(jì)算應(yīng)用的多核處理器Cache劃分策略研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2009年

10 晏沛湘;片上多核處理器二級(jí)Cache結(jié)構(gòu)及資源管理技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2012年

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫(kù) 前10條

1 舒晰;支持多媒體計(jì)算的可重構(gòu)Cache研究與設(shè)計(jì)[D];湖南大學(xué);2008年

2 楊向峰;一種32位DSP cache的設(shè)計(jì)與驗(yàn)證技術(shù)研究[D];江南大學(xué);2008年

3 蘇小昆;基于Tournament Caching的低功耗動(dòng)態(tài)可重構(gòu)Cache研究[D];湖南大學(xué);2009年

4 郝玉艷;嵌入式系統(tǒng)中低功耗Cache的研究與設(shè)計(jì)[D];湖南大學(xué);2009年

5 劉彬;基于路暫停方法的高性能低功耗Cache研究[D];湖南大學(xué);2007年

6 彭方;路預(yù)測(cè)與可重構(gòu)Cache的自適應(yīng)低能耗算法研究[D];湖南大學(xué);2008年

7 胡濤;面向存儲(chǔ)器完整性驗(yàn)證的Cache設(shè)計(jì)[D];華中科技大學(xué);2011年

8 劉清;嵌入式系統(tǒng)中低功耗可重構(gòu)Cache的研究與設(shè)計(jì)[D];湖南大學(xué);2012年

9 李冬妮;嵌入式系統(tǒng)中低功耗Cache的重構(gòu)技術(shù)研究[D];湖南大學(xué);2012年

10 趙鴻宇;基于FPGA的可定制片上系統(tǒng)研究平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn)[D];浙江大學(xué);2016年

本文編號(hào)：619344