本文關鍵詞：低功耗SDRAM控制器設計與軟件驗證

  更多相關文章： SDRAM SDRAM控制器 低功耗 形式驗證

【摘要】：隨著數(shù)字IC設計方法的不斷發(fā)展,人們對電子產(chǎn)品的需求也越來越高。一方面是集成電路的規(guī)模越來越大,功能也越來越多,而且越來越多的功能被集成在一個系統(tǒng)中,因此對存儲器的存儲速度要求也越來越高。另外一個方面是隨著便攜式產(chǎn)品的普及和廣泛應用,功耗逐漸成為芯片設計的一個重要考量因素,有時甚至成為一個產(chǎn)品能否取得成功的決定性因素。本文首先對SDRAM的種類、架構(gòu)以及操作方式做了簡要介紹和分析,并在此基礎上設計提出了結(jié)合門控時鐘架構(gòu)以及命令重排序架構(gòu)的SDRAM控制器設計方法(門控時鐘架構(gòu)可以從時鐘的根部開始減少時鐘樹以及寄存器上的動態(tài)功耗。而命令重排序架構(gòu)可以讓同一個Bank同一行的命令排在一起操作,讓同一個Bank不同行的命令盡量錯開操作,從而節(jié)省行關閉和行打開的時間,又能夠讓不同Bank盡量并行操作,從而提高了SDRAM的帶寬和訪問效率)�？梢哉f這兩種方法調(diào)和了SDRAM控制器速度和功耗之間的矛盾,可以讓SDRAM控制器在對SDRAM訪問效率提高的前提下對功耗的影響不大。該SDRAM控制器是使用verilog硬件描述語言進行設計的。在設計完成之后,如下幾個步驟也在論文中進行了描述:使用高級驗證方法學OVM對SDRAM控制器進行功能仿真和動態(tài)驗證以確保功能的正確性;使用Synopsys公司的Design Compiler對驗證完成的設計進行綜合以生成門級網(wǎng)表確保設計可以正常綜合;使用Cadence公司的LEC形式驗證工具對RTL和綜合生成的門級網(wǎng)表進行驗證以確保網(wǎng)表功能的正確性;使用Synopsys公司的Primetime PX來對SDRAM控制器不同工作模式下的功耗進行分析,最后得出本篇論文的結(jié)論。經(jīng)過驗證的設計證明其在性能和功耗方面都要比不使用門控時鐘技術和命令沖排序技術的SDRAM控制器優(yōu)越。該SDRAM控制器無論在功耗方面還是性能方面都基本可以滿足公司低端DVD相關產(chǎn)品的需求。該SDRAM控制器經(jīng)過對系統(tǒng)帶寬的評估,后續(xù)有很大可能會被應用到DVD等低端產(chǎn)品中去,這也是該課題對公司的貢獻之一。另外該論文所提出的門控時鐘設計架構(gòu)以及功耗分析方法對后續(xù)低功耗IP或IC的開發(fā)也可以起到一定的借鑒作用。
【關鍵詞】：SDRAM SDRAM控制器 低功耗 形式驗證
【學位授予單位】：電子科技大學
【學位級別】：碩士
【學位授予年份】：2014
【分類號】：TP333
【目錄】：

• 摘要5-6
• Abstract6-10
• 第一章 緒論10-18
• 1.1 SDRAM發(fā)展概況與現(xiàn)狀10-13
• 1.1.1 存儲器介紹10-11
• 1.1.2 SDRAM發(fā)展概況與現(xiàn)狀介紹11-13
• 1.2 SDRAM在SOC中的應用13-15
• 1.3 本課題研究目的及意義15-16
• 1.4 本論文的結(jié)構(gòu)安排16-18
• 第二章 SDRAM器件架構(gòu)及基本操作分析18-28
• 2.1 SDRAM器件架構(gòu)介紹18-22
• 2.1.1 器件架構(gòu)18-19
• 2.1.2 主要特性（Feature）描述19-20
• 2.1.3 模式寄存器定義20-22
• 2.2 SDRAM器件接口簡介22-23
• 2.3 指令與操作時序23-28
• 2.3.1 模式寄存器加載操作24
• 2.3.2 行打開（Active）、關閉（Pre Charge）操作24-25
• 2.3.3 行自動關閉（Auto Pre Charge）操作25
• 2.3.4 讀（Read）操作和寫（Write）操作25
• 2.3.5 自動刷新（Auto Refresh）操作25-26
• 2.3.6 自刷新（Self Refresh）操作26
• 2.3.7 突發(fā)終止（Burst Terminate）操作26
• 2.3.8 省電（Power-Down）模式操作26-27
• 2.3.9 其他操作27-28
• 第三章 SDRAM控制器規(guī)格介紹28-53
• 3.1 控制器所支持的功能特性28-30
• 3.2 控制器接口信號30-36
• 3.3 CPU配置寄存器介紹36-48
• 3.4 地址映射介紹48-51
• 3.5 門控時鐘架構(gòu)介紹51-53
• 第四章 SDRAM控制器實現(xiàn)53-64
• 4.1 SDRAM控制器架構(gòu)介紹53-55
• 4.2 寄存器配置模塊55-56
• 4.3 命令解碼模塊56-57
• 4.4 命令重排序模塊57-59
• 4.5 地址映射解碼模塊59
• 4.6 刷新控制模塊59-60
• 4.7 讀寫命令轉(zhuǎn)換模塊60-61
• 4.8 初始化操作流程及注意事項61-62
• 4.9 軟件編程實例62-64
• 第五章 功能仿真、網(wǎng)表綜合和形式驗證64-74
• 5.1 功能仿真64-68
• 5.1.1 基于UVM和AIP的驗證架構(gòu)介紹65-68
• 5.1.2 仿真工具及結(jié)果68
• 5.2 DESIGN COMPILER綜合68-70
• 5.3 LEC形式驗證70-71
• 5.4 基于PTPX的功耗分析71-73
• 5.5 本章小結(jié)73-74
• 第六章 結(jié)論與展望74-76
• 致謝76-77
• 參考文獻77-80

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前2條

1 翟亮;吳寧;;基于門控時鐘的片上網(wǎng)絡路由單元低功耗設計[J];南京師范大學學報(工程技術版);2009年03期

2 朱宏光;司靜;;一種用于高速數(shù)據(jù)采集的SDRAM控制器[J];無線電工程;2010年04期

中國博士學位論文全文數(shù)據(jù)庫 前1條

1 史江義;基于IP核的SOC設計關鍵技術研究[D];西安電子科技大學;2007年

中國碩士學位論文全文數(shù)據(jù)庫 前1條

1 黃云翔;DDR3 SDRAM控制器的設計和驗證[D];華南理工大學;2012年

，

本文編號：615597