本文關(guān)鍵詞：高性能可配置FFT處理器研究與實現(xiàn)

  更多相關(guān)文章： FFT 可配置 高性能 高精度 蝶形單元 旋轉(zhuǎn)因子

【摘要】：隨著電子技術(shù)和集成電路技術(shù)的飛速發(fā)展,數(shù)字信號處理已經(jīng)廣泛地應(yīng)用于通信、信號處理、生物醫(yī)學(xué)以及自動控制等領(lǐng)域中。離散傅立葉變換(DFT)及其快速算法FFT作為數(shù)字信號處理中的基本變換,有著廣泛的應(yīng)用。特別是近年來,基于FFT的4G通訊技術(shù)ODFM的興起,進一步推動了對高速FFT處理器的研究。FFT算法誕生于20世紀60年代,經(jīng)過數(shù)十年來的發(fā)展與完善,其理論已經(jīng)趨于成熟,但由于該算法復(fù)雜但規(guī)律的特性,因此在硬件的實現(xiàn)方面仍值得繼續(xù)研究。為了適應(yīng)不同的硬件資源環(huán)境和數(shù)據(jù)量,可以引入并行的思想,通過對并行度的調(diào)節(jié)來適應(yīng)不同的場景；同時為了滿足越來越高速的應(yīng)用需求,通過流水線的實現(xiàn)方式使電路可以工作在更高的頻率。本文在分析和比較了各種FFT算法后,選擇基8算法作為主體,并輔之以基2和基4算法,此外還支持大點數(shù)二維FFT算法,使得本文設(shè)計可以處理各種長度的輸入序列。算法性能方面,在類似的硬件消耗情況下,本文設(shè)計的運算時間僅為完全采用基2算法的三分之一左右,并提高了運算精度。在電路設(shè)計方面,本文設(shè)計了一種規(guī)模僅為1/8個完整基8蝶形運算的輕量化蝶形單元電路,同時采用流水線工作模式,使該電路可以在1GHz工作頻率下獲得每周期一個數(shù)據(jù)點的吞吐量。為了方便擴展和裁剪,除控制模塊之外的所有電路模塊均采用了管線化設(shè)計,通過不同數(shù)量管線的并行,可以滿足不同應(yīng)用環(huán)境下的硬件資源限制和性能需求。為了獲得更好的復(fù)用性,本文同時設(shè)計了與FFT處理器相配合的數(shù)據(jù)傳輸模塊DMA_PORT。引入該模塊后,本文設(shè)計在輸入輸出次序上可以同時支持正序和逆序、IFFT運算以及二維FFT算法的數(shù)據(jù)搬運工作。為了獲得更高精度的結(jié)果,除了采用基8算法之外,還對旋轉(zhuǎn)因子的生成進行了優(yōu)化。在本文的設(shè)計中,采用2塊容量為8KB的SRAM用于存儲常數(shù),相應(yīng)的電路模塊再使用這些常數(shù)實時計算出所需的旋轉(zhuǎn)因子。通過優(yōu)化計算過程和分析對稱性,得到旋轉(zhuǎn)因子僅需一次乘法。優(yōu)化之后,本文設(shè)計的信噪比可以達到130dB以上。本文的設(shè)計經(jīng)過功能驗證、FPGA驗證以及流片后測試,都可以得到正確的計算結(jié)果,綜合結(jié)果顯示該設(shè)計可以達到1GHz工作頻率,滿足了高速信號處理的設(shè)計要求。
【關(guān)鍵詞】：FFT 可配置 高性能 高精度 蝶形單元 旋轉(zhuǎn)因子
【學(xué)位授予單位】：南京大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TP332
【目錄】：

• 摘要4-6
• ABSTRACT6-14
• 第一章 緒論14-27
• 1.1 研究背景14-15
• 1.2 相關(guān)技術(shù)發(fā)展現(xiàn)狀15-17
• 1.2.1 FFT算法發(fā)展現(xiàn)狀15-16
• 1.2.2 FFT實現(xiàn)發(fā)展現(xiàn)狀16-17
• 1.3 相關(guān)算法介紹17-25
• 1.3.1 算法概述17-18
• 1.3.2 頻域抽取(DIF)基2FFT算法18-20
• 1.3.3 頻域抽取(DIF)基4FFT算法20-23
• 1.3.4 頻域抽取(DIF)基8FFT算法23-25
• 1.4 本文研究工作和內(nèi)容組織25-26
• 1.5 課題來源26-27
• 第二章 FFT算法分析和選擇27-32
• 2.1 運算中的“級”27
• 2.2 蝶形運算單元27-28
• 2.3 “級”之間的獨立性28
• 2.4 碼位倒置28-29
• 2.5 本設(shè)計對算法的選擇29-32
• 第三章 設(shè)計理念和緩存架構(gòu)32-39
• 3.1 設(shè)計理念32
• 3.2 緩存架構(gòu)32-35
• 3.3 數(shù)據(jù)存放方式35-39
• 第四章 可配置FFT處理器的實現(xiàn)39-70
• 4.1 總體架構(gòu)39-40
• 4.2 控制單元40-48
• 4.2.1 控制單元的組成40-41
• 4.2.2 controller模塊41-43
• 4.2.3 ctrl_fsm模塊43-47
• 4.2.4 控制單元的可配置特征47-48
• 4.3 蝶形運算單元48-51
• 4.3.1 蝶形單元的實現(xiàn)48-51
• 4.3.2 蝶形單元的可配置特征51
• 4.4 W因子生成單元51-54
• 4.4.1 W因子單元的實現(xiàn)51-53
• 4.4.2 W因子單元的可配置特征53-54
• 4.5 乘法單元54-55
• 4.6 索引單元55-64
• 4.6.1 R2_indexgen模塊57-58
• 4.6.2 R4_indexgen模塊58-60
• 4.6.3 R8_indexgen模塊60-64
• 4.6.4 wmul_indexgen模塊64
• 4.6.5 索引單元的可配置特征64
• 4.7 數(shù)據(jù)分發(fā)單元64-67
• 4.8 管線化設(shè)計與可配置特性67-70
• 4.8.1 管線化設(shè)計67-69
• 4.8.2 可配置特性69-70
• 第五章 二維FFT算法和DMA_port設(shè)計70-79
• 5.1 引入二維FFT算法的意義70
• 5.2 二維FFT算法70-71
• 5.3 二維FFT在處理器中的運算流程71-74
• 5.4 DMA_port的設(shè)計74-79
• 第六章 運算精度分析79-84
• 6.1 運算精度的來源分析79
• 6.2 對W因子生成過程的優(yōu)化79-84
• 第七章 FFT處理器的驗證與性能84-100
• 7.1 功能驗證84-94
• 7.1.1 UVM簡介84
• 7.1.2 UVM中的類84-88
• 7.1.3 UVM的內(nèi)部機制88-92
• 7.1.4 搭建UVM平臺并測試92-94
• 7.2 FPGA驗證94-97
• 7.3 性能和精度97-100
• 第八章 總結(jié)與展望100-102
• 8.1 總結(jié)100-101
• 8.2 展望101-102
• 致謝102-103
• 參考文獻103-107

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前10條

1 鄧學(xué)禹;基于FPGA的高速高階流水線工作FFT設(shè)計[J];電訊技術(shù);2005年02期

2 高振斌,萬紅星,陳禾,韓月秋;超長可變點數(shù)FFT處理器設(shè)計與實現(xiàn)[J];電訊技術(shù);2005年04期

3 高振斌;王霞;;超長點數(shù)FFT處理器的旋轉(zhuǎn)因子生成方法[J];電訊技術(shù);2007年06期

4 王林泉,皮亦鳴,陳曉寧,肖欣;基于FPGA的超高速FFT硬件實現(xiàn)[J];電子科技大學(xué)學(xué)報;2005年02期

5 韓澤耀,韓雁,鄭為民;一種高速實時定點FFT處理器的設(shè)計[J];電路與系統(tǒng)學(xué)報;2002年01期

6 李小進,初建朋,賴宗聲,徐晨,景為平;高速基2FFT處理器的結(jié)構(gòu)設(shè)計與FPGA實現(xiàn)[J];電路與系統(tǒng)學(xué)報;2005年05期

7 賀衛(wèi)東;段哲民;龔誠;;基于FPGA的大點數(shù)FFT算法研究[J];電子測量技術(shù);2007年11期

8 陸波;許煒陽;胡星波;洪志良;;高吞吐率可配置FFT處理器IP核的設(shè)計與VLSI實現(xiàn)[J];復(fù)旦學(xué)報(自然科學(xué)版);2010年02期

9 劉小明;吳曼青;洪一;;基于FPGA的基-16FFT模塊的實現(xiàn)[J];合肥工業(yè)大學(xué)學(xué)報(自然科學(xué)版);2006年05期

10 林晗;夏宇聞;陳杰;;一種改進型基-8 FFT算法及其ASIC實現(xiàn)[J];中國集成電路;2003年09期

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前5條

1 謝彥林;可變點流水線結(jié)構(gòu)FFT處理器的設(shè)計及其FPGA實現(xiàn)[D];西安電子科技大學(xué);2007年

2 陶而芳;浮點FFT處理器IP設(shè)計[D];西南交通大學(xué);2008年

3 云霄;可配置FFT/IFFT處理器的設(shè)計及其FPGA構(gòu)造[D];西安電子科技大學(xué);2009年

4 張雪松;基于FPGA的FFT處理器的設(shè)計[D];哈爾濱工業(yè)大學(xué);2008年

5 李雪;基于FPGA的FFT處理器的設(shè)計與優(yōu)化[D];哈爾濱工業(yè)大學(xué);2008年

，

本文編號：596090