發(fā)布時間：2017-07-29 17:00

  本文關鍵詞：基于ECC電路的軟錯誤修復和測試診斷NBTI錯誤方法研究

  更多相關文章： 一步大數(shù)邏輯譯碼 存儲器 SEU MBU NBTI AHB

【摘要】：隨著器件工藝尺寸的不斷減小,靜態(tài)隨機存取存儲器(Static Random Access Memory,SRAM)中相鄰的存儲單元之間的距離變得越來越近,對空間和地面中的質子、中子、?粒子以及宇宙射線等電離輻射更加敏感。由一次電離輻射事件造成的單粒子翻轉(Single Event Upset,SEU)和多位錯誤翻轉(Multiple Bit Upset,MBU)都明顯增加。存儲器抗輻射翻轉已經(jīng)成為SRAM加固中的研究熱點。同時,由于CMOS超大規(guī)模集成電路的發(fā)展,器件等比例縮小、柵介質層厚度的不斷減小,負偏置溫度不穩(wěn)定性(Negative Bias Temperature Instability,NBTI)效應對PMOS器件和電路的可靠性的影響變得越來越顯著,成為影響器件及電路壽命不可忽略的因素之一。本文在深入研究存儲器存儲單元單節(jié)點翻轉和多位翻轉以及NBTI效應對器件老化的影響的基礎上,從電路級和系統(tǒng)級加固方法的角度出發(fā),利用一步大數(shù)邏輯譯碼的低復雜度、較小的延遲以及較高的糾錯檢錯能力,設計了針對32位存儲器抗多位翻轉的加固方案,實現(xiàn)了對存儲器的32位存儲數(shù)據(jù)糾錯檢錯能力為4的存儲器加固。同時,為了使本文建立的一步大數(shù)邏輯譯碼能夠檢測NBTI引起的錯誤,本文提出基于ECC電路的二次檢測方法,設計能夠對NBTI錯誤和軟錯誤進行檢測區(qū)分的SRAM模塊。同時設計AHB總線接口,使得增加了NBTI檢測機制的SRAM能夠在系統(tǒng)中集成使用,并對設計進行驗證。
【關鍵詞】：一步大數(shù)邏輯譯碼 存儲器 SEU MBU NBTI AHB
【學位授予單位】：哈爾濱工業(yè)大學
【學位級別】：碩士
【學位授予年份】：2016
【分類號】：TP333
【目錄】：

• 摘要4-5
• Abstract5-8
• 第1章 緒論8-18
• 1.1 課題背景及研究的目的和意義8-10
• 1.2 國內(nèi)外研究現(xiàn)狀10-16
• 1.2.1 單粒子翻轉10-12
• 1.2.2 存儲器多位錯誤翻轉12-13
• 1.2.3 存儲器抗翻轉加固技術13-15
• 1.2.4 負偏置溫度不穩(wěn)定性15-16
• 1.3 主要研究內(nèi)容16-18
• 第2章 編碼理論基礎18-28
• 2.1 基本數(shù)學概念18-19
• 2.1.1 群18
• 2.1.2 域18-19
• 2.2 向量空間19-20
• 2.3 線性分組碼20-25
• 2.3.1 線性分組碼原理20-22
• 2.3.2 編碼電路原理22-23
• 2.3.3 校正子與差錯檢測23-25
• 2.3.4 譯碼電路原理25
• 2.4 一步大數(shù)邏輯譯碼25-27
• 2.5 本章小結27-28
• 第3章 大數(shù)邏輯可譯碼加固SRAM28-44
• 3.1 一步大數(shù)邏輯譯碼的構造28-35
• 3.1.1 一類一步大數(shù)邏輯可譯碼28-32
• 3.1.2 一步大數(shù)邏輯可譯1型（63,37）DTI碼32-35
• 3.2 編碼器設計35-36
• 3.3 譯碼器設計36-38
• 3.3.1 校驗函數(shù)36-37
• 3.3.2 譯碼輸出37-38
• 3.4 一步大數(shù)邏輯譯碼加固SRAM及驗證38-42
• 3.4.1 存儲器模型38-40
• 3.4.2 存儲器加固方案40-41
• 3.4.3 故障注入及存儲器加固驗證41-42
• 3.5 本章小結42-44
• 第4章 檢測NBTI錯誤的SRAM設計與驗證44-58
• 4.1 測試診斷軟錯誤和NBTI錯誤設計44-51
• 4.1.1 具有NBTI檢測功能的SRAM的設計45-48
• 4.1.2 仿真驗證48-51
• 4.2 SRAM的AHB總線接口設計與系統(tǒng)級驗證51-57
• 4.2.1 AHB總線接口設計51-54
• 4.2.2 系統(tǒng)級驗證54-57
• 4.3 本章小結57-58
• 結論58-59
• 參考文獻59-67
• 致謝67

【相似文獻】

中國期刊全文數(shù)據(jù)庫 前5條

1 韓曉亮,郝躍,劉紅俠;深亞微米p~+柵pMOSFET中NBTI效應及氮在其中的作用[J];半導體學報;2005年01期

2 周曉明;夏炎;;NBTI效應及其對集成電路設計的影響[J];電子器件;2007年02期

3 孔艷梅;楊莉娟;;ISSG及其氮化工藝對NBTI效應的改善[J];中國集成電路;2009年10期

4 梁華國;陶志勇;李揚;;一種緩解NBTI效應引起電路老化的門替換方法[J];電子測量與儀器學報;2013年11期

5 ;[J];;年期

中國碩士學位論文全文數(shù)據(jù)庫 前3條

1 陶志勇;針對NBTI效應的超大規(guī)模集成電路老化研究[D];合肥工業(yè)大學;2014年

2 聞昌;基于ECC電路的軟錯誤修復和測試診斷NBTI錯誤方法研究[D];哈爾濱工業(yè)大學;2016年

3 羅勇;納米CMOS器件的NBTI效應及其物理模型[D];復旦大學;2009年

，

本文編號：590136