本文關(guān)鍵詞：面向外設(shè)管理的微處理器硬件多線程擴(kuò)展

  更多相關(guān)文章： 細(xì)粒度多線程 線程調(diào)度 實(shí)時(shí)性 中斷響應(yīng)延遲 中斷處理時(shí)間

【摘要】：近年來(lái),物聯(lián)網(wǎng)技術(shù)發(fā)展迅速,廣泛地應(yīng)用于社會(huì)生活,如智能家居、醫(yī)療電子、汽車(chē)電子等。物聯(lián)網(wǎng)技術(shù)本質(zhì)上是傳感器控制系統(tǒng),其利用大量傳感器設(shè)備去采集事物的信息,傳感器設(shè)備一般具有實(shí)時(shí)性要求。傳統(tǒng)微處理器針對(duì)有實(shí)時(shí)性要求的外設(shè)管理存在局限性,如需要保存與恢復(fù)中斷現(xiàn)場(chǎng)、中斷響應(yīng)延遲隨機(jī)性較大等。本文基于傳統(tǒng)微處理器擴(kuò)展設(shè)計(jì)了一款面向外設(shè)管理的硬件多線程處理器,主要的設(shè)計(jì)目標(biāo)有兩點(diǎn)：一是提高中斷響應(yīng)速度；二是當(dāng)多中斷并發(fā)處理時(shí),減少中斷平均處理時(shí)間。為了加快中斷的響應(yīng)速度,本文提出一種基于CK802嵌入式微處理器的細(xì)粒度多線程擴(kuò)展設(shè)計(jì)方案,支持四個(gè)硬件線程并行處理中斷,并且允許中斷派發(fā)器直接將中斷服務(wù)程序派發(fā)到處理器的硬件線程上執(zhí)行,無(wú)需軟件干預(yù),減少了中斷現(xiàn)場(chǎng)的保存與恢復(fù)操作。同時(shí),本文還提出一種條件輪詢的硬件線程調(diào)度策略,該策略只允許就緒的硬件線程參與調(diào)度,相比于輪詢調(diào)度策略,在多中斷并發(fā)場(chǎng)景下,其能夠更好地隱藏并發(fā)中斷的流水線延遲,提高處理器的中斷并行處理效率,減少中斷處理平均所需的時(shí)間。本文對(duì)多線程擴(kuò)展前后的處理器進(jìn)行了對(duì)比分析。實(shí)驗(yàn)表明當(dāng)硬件多線程處理器中存在空閑硬件線程時(shí),其中斷響應(yīng)延遲只需一個(gè)時(shí)鐘周期,遠(yuǎn)快于基準(zhǔn)處理器12個(gè)時(shí)鐘周期的中斷響應(yīng)速度。而且當(dāng)多中斷并發(fā)處理時(shí),硬件多線程處理器的中斷平均處理時(shí)間較基準(zhǔn)處理器減少了48.80%,代價(jià)是綜合面積增加了15.2%。本文還將該硬件多線程處理器與按輪詢策略調(diào)度的硬件多線程處理器進(jìn)行了對(duì)比分析,實(shí)驗(yàn)表明當(dāng)多中斷并發(fā)處理時(shí),本文實(shí)現(xiàn)的硬件多線程處理器的中斷平均處理時(shí)間比按輪詢策略調(diào)度的硬件多線程處理器減少了15.43%,而綜合面積只增加了1.3%。
【關(guān)鍵詞】：細(xì)粒度多線程 線程調(diào)度 實(shí)時(shí)性 中斷響應(yīng)延遲 中斷處理時(shí)間
【學(xué)位授予單位】：東南大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2016
【分類(lèi)號(hào)】：TP332
【目錄】：

• 摘要5-6
• Abstract6-9
• 第一章 緒論9-15
• 1.1 研究背景9-10
• 1.2 硬件多線程處理器研究現(xiàn)狀10-12
• 1.3 論文研究?jī)?nèi)容及意義12
• 1.4 論文組織結(jié)構(gòu)12-15
• 第二章 硬件多線程處理器的設(shè)計(jì)技術(shù)15-27
• 2.1 流水線技術(shù)15-18
• 2.1.1 數(shù)據(jù)相關(guān)16-18
• 2.1.2 控制相關(guān)18
• 2.1.3 結(jié)構(gòu)相關(guān)18
• 2.2 硬件多線程技術(shù)18-24
• 2.2.1 細(xì)粒度多線程19-20
• 2.2.2 粗粒度多線程20-22
• 2.2.3 同時(shí)多線程22-23
• 2.2.4 單芯片多處理器23-24
• 2.3 線程切換的硬件保護(hù)機(jī)制24-25
• 2.4 本章小結(jié)25-27
• 第三章 硬件多線程處理器的架構(gòu)擴(kuò)展設(shè)計(jì)27-39
• 3.1 線程級(jí)并行實(shí)現(xiàn)方式分析27-28
• 3.2 線程級(jí)并行度分析28
• 3.3 系統(tǒng)整體架構(gòu)設(shè)計(jì)28-29
• 3.4 處理器指令流水線架構(gòu)的多線程擴(kuò)展29-32
• 3.4.1 基準(zhǔn)處理器的指令流水線架構(gòu)29-30
• 3.4.2 硬件多線程處理器的指令流水線架構(gòu)30-31
• 3.4.3 流水線效率提升理論分析31-32
• 3.5 中斷派發(fā)機(jī)制32-34
• 3.6 硬件線程調(diào)度策略34-36
• 3.7 本章小結(jié)36-39
• 第四章 硬件多線程處理器的電路設(shè)計(jì)與實(shí)現(xiàn)39-57
• 4.1 矢量中斷控制器設(shè)計(jì)39-41
• 4.1.1 中斷產(chǎn)生邏輯39-40
• 4.1.2 優(yōu)先級(jí)管理器40-41
• 4.2 中斷派發(fā)器設(shè)計(jì)41-44
• 4.2.1 線程狀態(tài)寄存器組42-43
• 4.2.2 中斷派發(fā)邏輯43-44
• 4.3 處理器指令流水線的多線程擴(kuò)展設(shè)計(jì)44-54
• 4.3.1 中斷處理接口的多線程擴(kuò)展設(shè)計(jì)44-47
• 4.3.2 通用寄存器組的多線程擴(kuò)展設(shè)計(jì)47-48
• 4.3.3 譯碼級(jí)多線程擴(kuò)展設(shè)計(jì)48-51
• 4.3.4 執(zhí)行級(jí)多線程擴(kuò)展設(shè)計(jì)51-53
• 4.3.5 取指級(jí)多線程擴(kuò)展設(shè)計(jì)53-54
• 4.4 同步信號(hào)量單元設(shè)計(jì)54-56
• 4.4.1 硬件信號(hào)量55-56
• 4.4.2 自旋鎖機(jī)制的實(shí)現(xiàn)56
• 4.5 本章小結(jié)56-57
• 第五章 硬件多線程處理器的FPGA驗(yàn)證與結(jié)果分析57-65
• 5.1 FPGA功能驗(yàn)證57-58
• 5.2 實(shí)驗(yàn)結(jié)果分析58-64
• 5.2.1 流水線性能58-61
• 5.2.2 中斷響應(yīng)延遲61-62
• 5.2.3 中斷處理時(shí)間62-63
• 5.2.4 綜合面積63-64
• 5.3 本章小結(jié)64-65
• 第六章 總結(jié)與展望65-67
• 6.1 總結(jié)65
• 6.2 展望65-67
• 致謝67-69
• 參考文獻(xiàn)69-73
• 作者簡(jiǎn)介73

【相似文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前10條

1 屈文新;樊曉椏;張盛兵;;多核多線程處理器存儲(chǔ)技術(shù)研究進(jìn)展[J];計(jì)算機(jī)科學(xué);2007年04期

2 何軍;王飆;;多線程處理器資源分配策略[J];計(jì)算機(jī)工程;2008年15期

3 黃彩霞;;同時(shí)多線程處理器共享資源的特性分析[J];計(jì)算機(jī)工程與科學(xué);2009年08期

4 李祖松;許先超;胡偉武;唐志敏;;龍芯2號(hào)處理器的同時(shí)多線程設(shè)計(jì)[J];計(jì)算機(jī)學(xué)報(bào);2009年11期

5 張文波;苑凌嬌;譚小波;付立冬;;嵌入式多線程處理器的執(zhí)行控制設(shè)計(jì)方法的研究[J];沈陽(yáng)理工大學(xué)學(xué)報(bào);2012年04期

6 唐夷簡(jiǎn);廖湘科;邵立松;;基于芯片多線程處理器的性能測(cè)試及分析[J];計(jì)算機(jī)工程;2010年18期

7 鄭顯安;;多線程處理器發(fā)展淺析[J];科技創(chuàng)新導(dǎo)報(bào);2012年01期

8 荊元利,樊曉椏;網(wǎng)絡(luò)互連多線程處理器[J];計(jì)算機(jī)工程與應(yīng)用;2005年33期

9 尹震宇;趙海;張文波;王小英;;一種嵌入式硬件多線程處理器的研究[J];東北大學(xué)學(xué)報(bào);2006年09期

10 張朝中;何立強(qiáng);徐曉東;;基于線程級(jí)的同時(shí)多線程處理器功耗評(píng)估[J];計(jì)算機(jī)工程;2010年14期

中國(guó)重要會(huì)議論文全文數(shù)據(jù)庫(kù) 前1條

1 王永文;鄭倩冰;尹遠(yuǎn);孫彩霞;竇強(qiáng);;細(xì)粒度多線程處理器中前瞻性數(shù)據(jù)加載的設(shè)計(jì)與實(shí)現(xiàn)[A];2010年第16屆全國(guó)信息存儲(chǔ)技術(shù)大會(huì)（IST2010）論文集[C];2010年

中國(guó)重要報(bào)紙全文數(shù)據(jù)庫(kù) 前5條

1 李筻;防火墻進(jìn)入萬(wàn)兆境界[N];中國(guó)計(jì)算機(jī)報(bào);2007年

2 張戈;天融信不做國(guó)外企業(yè)的買(mǎi)辦[N];電腦商報(bào);2007年

3 本報(bào)記者 邊歆;安全的一抹綠色[N];網(wǎng)絡(luò)世界;2008年

4 劉麗麗;POWER6的八大亮點(diǎn)[N];計(jì)算機(jī)世界;2007年

5 戈;天融信首款綠色安全平臺(tái)問(wèn)世[N];電腦商報(bào);2008年

中國(guó)博士學(xué)位論文全文數(shù)據(jù)庫(kù) 前6條

1 陳紅洲;同時(shí)多線程處理器資源共享控制策略研究[D];浙江大學(xué);2009年

2 孫彩霞;同時(shí)多線程處理器中的資源分配策略研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2006年

3 吳佳駿;多核多線程處理器上任務(wù)調(diào)度技術(shù)研究[D];中國(guó)科學(xué)院研究生院（計(jì)算技術(shù)研究所）;2006年

4 何立強(qiáng);同時(shí)多線程處理器前端系統(tǒng)的研究[D];中國(guó)科學(xué)院研究生院（計(jì)算技術(shù)研究所）;2004年

5 朱霞;線程級(jí)并行的硬件技術(shù)研究[D];西北工業(yè)大學(xué);2003年

6 李祖松;龍芯2號(hào)處理器多線程技術(shù)研究[D];中國(guó)科學(xué)院研究生院（計(jì)算技術(shù)研究所）;2006年

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫(kù) 前10條

1 劉應(yīng)天;時(shí)鐘共享多線程處理單元的設(shè)計(jì)與實(shí)現(xiàn)[D];西安郵電大學(xué);2015年

2 丁杰;面向外設(shè)管理的微處理器硬件多線程擴(kuò)展[D];東南大學(xué);2016年

3 桂小冬;硬件多線程處理器的便簽存儲(chǔ)器分配策略的設(shè)計(jì)與實(shí)現(xiàn)[D];東南大學(xué);2016年

4 王碩;多核多線程處理器訪存并行性分析與優(yōu)化[D];國(guó)防科學(xué)技術(shù)大學(xué);2014年

5 王新剛;多線程處理器存儲(chǔ)結(jié)構(gòu)研究[D];西北工業(yè)大學(xué);2004年

6 張國(guó)杰;嵌入式Linux在多核多線程平臺(tái)上的移植研究與實(shí)現(xiàn)[D];重慶大學(xué);2008年

7 方先康;多核多線程處理器環(huán)境下軟件系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D];北京郵電大學(xué);2008年

8 陳皓;多核多線程處理器模擬器的設(shè)計(jì)與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2008年

9 關(guān)海洋;基于同時(shí)多線程的取指控制機(jī)制研究[D];哈爾濱工程大學(xué);2012年

10 唐夷簡(jiǎn);芯片多線程處理器線程調(diào)度的性能測(cè)試與優(yōu)化研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2009年

，

本文編號(hào)：562562