本文關(guān)鍵詞：基于0.18μm標(biāo)準(zhǔn)CMOS工藝的ARM內(nèi)核實(shí)現(xiàn)研究

  更多相關(guān)文章： FPGA ISE 靜態(tài)時(shí)序分析 布局布線

【摘要】：隨著嵌入式在消費(fèi)電子等諸多領(lǐng)域的應(yīng)用和發(fā)展，處理器內(nèi)核的自主研發(fā)以小型化、低功耗、可定制為趨勢(shì)。而ARM作為商業(yè)內(nèi)核以其運(yùn)用領(lǐng)域普遍、市場(chǎng)占有率高、可靠性強(qiáng)等諸多特點(diǎn)成為了市場(chǎng)的佼佼者。因此，如何設(shè)計(jì)一款功能上能與商業(yè)內(nèi)核相似，同時(shí)兼容其開發(fā)環(huán)境，細(xì)節(jié)可自行定制和剪裁的內(nèi)核成了本文的研究?jī)?nèi)容。 本論文主要在五個(gè)方面做出了闡述。 第一，闡述了內(nèi)核的架構(gòu)、指令集、數(shù)據(jù)cache和指令cache。介紹內(nèi)核的模式和中斷。 第二，對(duì)內(nèi)核的具體功能通過Verilog語言進(jìn)行RTL級(jí)描述。 第三，編寫單片機(jī)工程和測(cè)試平臺(tái)程序，將KEIL生成的二進(jìn)制文件加載到測(cè)試平臺(tái)上，通過Modelsim軟件進(jìn)行內(nèi)核的軟件仿真。 第四，，配置FPGA的資源，生成了ROM和RAM，把內(nèi)核燒寫進(jìn)FPGA，實(shí)現(xiàn)板級(jí)驗(yàn)證。 第五，通過一系列的約束進(jìn)行邏輯綜合，將RTL級(jí)代碼映射成門級(jí)網(wǎng)表文件。驗(yàn)證了門級(jí)網(wǎng)表文件翻譯的正確性。通過ASIC技術(shù)以及0.18μm標(biāo)準(zhǔn)CMOS工藝進(jìn)行ASIC后端設(shè)計(jì)，生成了版圖。 本文設(shè)計(jì)了一個(gè)可執(zhí)行ARM指令集的三級(jí)流水線架構(gòu)的處理器。經(jīng)過原理分析、指令集分析得到了RTL級(jí)描述，通過Moldelsim仿真、FPGA功能仿真完成前端設(shè)計(jì)。再由數(shù)字后端設(shè)計(jì)技術(shù)，最后得到了通過了DRC和LVS驗(yàn)證的版圖。該內(nèi)核設(shè)計(jì)在工藝上、功能上均可以實(shí)現(xiàn)。
【關(guān)鍵詞】：FPGA ISE 靜態(tài)時(shí)序分析 布局布線
【學(xué)位授予單位】：吉林大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類號(hào)】：TP332
【目錄】：

• 摘要4-5
• ABSTRACT5-9
• 第1章 緒論9-14
• 1.1 研究意義9-10
• 1.2 國(guó)內(nèi)外現(xiàn)狀10-12
• 1.3 論文結(jié)構(gòu)12-14
• 第2章 內(nèi)核結(jié)構(gòu)及 RTL 級(jí)實(shí)現(xiàn)14-25
• 2.1 處理器基本模型14-15
• 2.2 ARMv4 架構(gòu)15
• 2.3 模式、寄存器、中斷、指令集說明15-22
• 2.3.1 運(yùn)行模式15
• 2.3.2 寄存器15-17
• 2.3.3 中斷17-18
• 2.3.4 指令集18-22
• 2.4 處理器的 RTL 設(shè)計(jì)22-25
• 2.4.1 內(nèi)核端口22
• 2.4.2 流水線架構(gòu)22-25
• 第3章 內(nèi)核驗(yàn)證與 SOC 工程建立25-40
• 3.1 內(nèi)核驗(yàn)證25-29
• 3.2 Dhrystone 測(cè)試29-30
• 3.3 FPGA 上的內(nèi)核實(shí)現(xiàn)30-40
• 3.3.1 FPGA 下的 UART30-34
• 3.3.2 完整的 SoC 工程34-40
• 第4章 內(nèi)核的 ASIC 實(shí)現(xiàn)40-58
• 4.1 邏輯綜合報(bào)告分析41-51
• 4.1.1 綜合設(shè)計(jì)約束41-44
• 4.1.2 靜態(tài)時(shí)序分析44-51
• 4.2 物理綜合的實(shí)現(xiàn)51-56
• 4.2.1 ASIC 后端設(shè)計(jì)流程51
• 4.2.2 布圖規(guī)劃與布局51-53
• 4.2.3 時(shí)鐘樹綜合53-56
• 4.2.4 布線56
• 4.3 生成版圖56-58
• 第5章 總結(jié)58-59
• 參考文獻(xiàn)59-61
• 作者簡(jiǎn)介61-62
• 致謝62

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前3條

1 王紅;彭亮;于宗光;;FPGA現(xiàn)狀與發(fā)展趨勢(shì)[J];電子與封裝;2007年07期

2 楊海鋼;孫嘉斌;王慰;;FPGA器件設(shè)計(jì)技術(shù)發(fā)展綜述[J];電子與信息學(xué)報(bào);2010年03期

3 王曉麗;;可編程邏輯器件CPLD/FPGA的發(fā)展[J];科技信息(科學(xué)教研);2007年28期

本文編號(hào)：557120