本文關(guān)鍵詞：局部動態(tài)可重構(gòu)系統(tǒng)的設(shè)計(jì)與研究

  更多相關(guān)文章： FPGA 局部動態(tài)可重構(gòu) EAPR 混合任務(wù) 最早結(jié)束時間

【摘要】：隨著信息化社會的發(fā)展,人們對現(xiàn)代電子產(chǎn)品提出更高的要求,而傳統(tǒng)的計(jì)算方式日漸顯示出各自的局限性�，F(xiàn)場可編程門陣列(Field Programmable Gate Arrays, FPGA)的推出帶動了可重構(gòu)技術(shù)的發(fā)展。利用FPGA設(shè)計(jì)的動態(tài)可重構(gòu)系統(tǒng),以盡可能少的資源實(shí)現(xiàn)復(fù)雜的電路功能,具有開發(fā)周期短,靈活性好,性能高等特點(diǎn),存在很高的研究價值。可重構(gòu)技術(shù)作為現(xiàn)代數(shù)字電路設(shè)計(jì)的新型技術(shù),成為國內(nèi)外學(xué)者的研究熱點(diǎn)。 針對帶有微處理器的局部動態(tài)可重構(gòu)系統(tǒng),本文的研究重點(diǎn)是系統(tǒng)的設(shè)計(jì)流程及其任務(wù)調(diào)度算法,給出具體的實(shí)現(xiàn)方案并進(jìn)行實(shí)驗(yàn)驗(yàn)證和分析。主要工作有：深入研究了FPGA芯片內(nèi)部結(jié)構(gòu)和重構(gòu)原理,分析比較現(xiàn)有的動態(tài)可重構(gòu)系統(tǒng)設(shè)計(jì)方法,采用一種基于早期獲取局部可重構(gòu)(Early Access Partial Reconfiguration, EAPR)的動態(tài)可重構(gòu)系統(tǒng)設(shè)計(jì)流程,利用ISE, EDK, PlanAhead, ModelSim等開發(fā)工具完成了局部動態(tài)可重構(gòu)調(diào)制系統(tǒng)的設(shè)計(jì)。設(shè)計(jì)的可重構(gòu)調(diào)制系統(tǒng)利用內(nèi)嵌的PowerPC微處理器控制系統(tǒng)的重構(gòu)過程,實(shí)現(xiàn)了ASK, FSK, PSK三種數(shù)字調(diào)制方式的重構(gòu)。最后將設(shè)計(jì)下載到Xilinx ML403開發(fā)板上驗(yàn)證,提高了系統(tǒng)的資源利用率,縮短了重構(gòu)時間。針對動態(tài)可重構(gòu)系統(tǒng)具有CPU和FPGA兩種計(jì)算資源,將系統(tǒng)任務(wù)設(shè)計(jì)成具有軟件和硬件兩種執(zhí)行方式的混合任務(wù),提出一種混合任務(wù)調(diào)度算法。算法采用的單CPU系統(tǒng)模型只有一個配置端口,并將可重構(gòu)資源劃分為幾個相同的重構(gòu)區(qū)域,硬件任務(wù)分為配置階段和計(jì)算階段,可放置在任一區(qū)域。算法通過計(jì)算并比較任務(wù)分別以軟硬件執(zhí)行的最早結(jié)束時間,適當(dāng)?shù)貙⑷蝿?wù)轉(zhuǎn)移到CPU執(zhí)行。通過實(shí)驗(yàn)比較算法在調(diào)度成功率和系統(tǒng)運(yùn)行時間上獲得的改善。
【關(guān)鍵詞】：FPGA 局部動態(tài)可重構(gòu) EAPR 混合任務(wù) 最早結(jié)束時間
【學(xué)位授予單位】：廣西大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2014
【分類號】：TP332;TN791
【目錄】：

• 摘要4-6
• ABSTRACT6-10
• 第一章 緒論10-15
• 1.1 課題研究背景和意義10-11
• 1.2 國內(nèi)外研究現(xiàn)狀11-13
• 1.2.1 可重構(gòu)技術(shù)的研究現(xiàn)狀11-12
• 1.2.2 任務(wù)調(diào)度算法的研究現(xiàn)狀12-13
• 1.3 本文的主要工作13-14
• 1.4 本文的結(jié)構(gòu)安排14-15
• 第二章 動態(tài)可重構(gòu)技術(shù)15-25
• 2.1 FPGA簡介15-18
• 2.1.1 FPGA的工作原理15-16
• 2.1.2 FPGA芯片結(jié)構(gòu)16-18
• 2.1.3 Xilinx FPGA芯片介紹18
• 2.2 可重構(gòu)技術(shù)18-22
• 2.2.1 可重構(gòu)技術(shù)概念18-19
• 2.2.2 可重構(gòu)系統(tǒng)的分類19-22
• 2.3 開發(fā)環(huán)境介紹22-24
• 2.3.1 實(shí)驗(yàn)平臺介紹22-23
• 2.3.2 開發(fā)工具介紹23-24
• 2.4 本章小結(jié)24-25
• 第三章 局部動態(tài)可重構(gòu)系統(tǒng)的設(shè)計(jì)25-42
• 3.1 數(shù)字信號調(diào)制系統(tǒng)的設(shè)計(jì)25-28
• 3.1.1 數(shù)字信號調(diào)制方式25-26
• 3.1.2 系統(tǒng)硬件電路設(shè)計(jì)26-28
• 3.2 局部動態(tài)可重構(gòu)系統(tǒng)的實(shí)現(xiàn)28-37
• 3.2.1 局部動態(tài)可重構(gòu)設(shè)計(jì)方法28-29
• 3.2.2 局部動態(tài)可重構(gòu)調(diào)制系統(tǒng)結(jié)構(gòu)29-31
• 3.2.3 局部動態(tài)可重構(gòu)調(diào)制系統(tǒng)的實(shí)現(xiàn)流程31-37
• 3.3 實(shí)驗(yàn)結(jié)果和分析37-41
• 3.3.1 系統(tǒng)驗(yàn)證實(shí)現(xiàn)37-39
• 3.3.2 結(jié)果分析39-41
• 3.4 本章小結(jié)41-42
• 第四章 局部動態(tài)可重構(gòu)系統(tǒng)的任務(wù)調(diào)度算法研究42-55
• 4.1 概述42-43
• 4.2 局部動態(tài)可重構(gòu)系統(tǒng)結(jié)構(gòu)43-44
• 4.3 任務(wù)模型44-45
• 4.4 混合任務(wù)調(diào)度算法45-51
• 4.4.1 硬件任務(wù)放置46-47
• 4.4.2 軟件任務(wù)調(diào)度47-48
• 4.4.3 任務(wù)轉(zhuǎn)移策略48-49
• 4.4.4 算法描述49-50
• 4.4.5 實(shí)例分析50-51
• 4.5 實(shí)驗(yàn)結(jié)果與分析51-54
• 4.6 本章小結(jié)54-55
• 第五章 總結(jié)與展望55-57
• 5.1 本文工作總結(jié)55
• 5.2 未來工作展望55-57
• 參考文獻(xiàn)57-60
• 致謝60-61
• 攻讀學(xué)位期間發(fā)表論文情況61

【參考文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前6條

1 陳曉畋;韓愛芳;;基于FPGA的可重構(gòu)計(jì)算技術(shù)研究[J];計(jì)算機(jī)與信息技術(shù);2010年04期

2 韓曉亞;汪斌強(qiáng);黃萬偉;王保進(jìn);;隊(duì)頭阻塞優(yōu)化的EDF可重構(gòu)任務(wù)調(diào)度算法[J];計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào);2011年09期

3 段然,樊曉椏,高德遠(yuǎn),沈戈;可重構(gòu)計(jì)算技術(shù)及其發(fā)展趨勢[J];計(jì)算機(jī)應(yīng)用研究;2004年08期

4 沈舒;朱志宇;吳將;;可重構(gòu)混合任務(wù)調(diào)度算法[J];計(jì)算機(jī)應(yīng)用;2014年02期

5 王志遠(yuǎn);王建華;徐e，

本文編號：548151