本文關(guān)鍵詞：一種TSV誘發(fā)應(yīng)力的遷移率模型及其對(duì)SRAM性能分析的應(yīng)用研究

  更多相關(guān)文章： 矩陣 應(yīng)力 遷移率 器件 SRAM

【摘要】：近幾年,基于TSV技術(shù)的三維集成電路(3D IC)已經(jīng)逐漸演變?yōu)槲㈦娮蛹呻娐芳夹g(shù)發(fā)展的主要方向之一。TSV技術(shù)是三維集成中芯片之間,晶圓之間的垂直互連技術(shù),其最大的優(yōu)點(diǎn)是能夠降低互連線的長(zhǎng)度,減小互連線的電阻,縮短互連線的延遲,減小互連線之間的耦合效應(yīng),改善芯片性能,減小芯片面積,提高集成度,以及實(shí)現(xiàn)異質(zhì)集成。但是TSV技術(shù)由于通孔互連材料與硅襯底材料的熱膨脹系數(shù)的差異,所誘發(fā)產(chǎn)生的機(jī)械熱應(yīng)力,會(huì)使硅襯底的載流子遷移率變化,導(dǎo)致MOS管器件的電流特性發(fā)生變化,CMOS反相器的時(shí)序特性發(fā)生改變,最終會(huì)影響芯片電路以及整個(gè)系統(tǒng)的性能。該論文首先提出了TSV矩陣誘發(fā)應(yīng)力及引起的遷移率變化的解析模型;然后基于該模型,研究TSV矩陣誘發(fā)應(yīng)力對(duì)器件的影響,包括TSV矩陣誘發(fā)應(yīng)力對(duì)MOS管電流特性的影響,和TSV矩陣誘發(fā)應(yīng)力對(duì)反相器時(shí)序特性的影響,并根據(jù)KOZ區(qū)對(duì)MOS管的排布進(jìn)行優(yōu)化;最后研究TSV矩陣誘發(fā)應(yīng)力對(duì)靜態(tài)存儲(chǔ)器(SRAM)電路單元可靠性能的影響,并基于TSV誘發(fā)應(yīng)力對(duì)電路性能的影響對(duì)SRAM電路中的各個(gè)單元進(jìn)行優(yōu)化排布。該論文的主要研究成果概括如下:1.基于單個(gè)TSV誘發(fā)應(yīng)力的應(yīng)力分布解析模型及引起遷移率變化的解析模型,根據(jù)線性疊加原理,提出了TSV矩陣按正方形排布和菱形排布兩種模式下的TSV矩陣誘發(fā)應(yīng)力分布解析模型及引起遷移率變化的解析模型。分析討論TSV矩陣誘發(fā)應(yīng)力所引起的遷移率的變化與通孔之間的距離與通孔直徑之比,晶向,載流子類型,工藝溫度以及通孔材料之間的關(guān)系。2.分析了TSV矩陣誘發(fā)應(yīng)力對(duì)器件性能的影響�；赥SV矩陣遷移率變化模型,結(jié)合ISE-TCAD仿真分析了鄰近TSV襯底的MOS管的電流特性的影響,結(jié)合HSPISE軟件仿真分析了TSV應(yīng)力對(duì)CMOS反相器上升、下降時(shí)間的時(shí)序特性的影響。并基于TSV誘發(fā)應(yīng)力產(chǎn)生的遷移率變化的KOZ區(qū),對(duì)器件的排布進(jìn)行了優(yōu)化。3.進(jìn)行了TSV矩陣誘發(fā)應(yīng)力對(duì)芯片SRAM電路單元的性能分析的應(yīng)用研究。基于TSV矩陣誘發(fā)應(yīng)力所引起的遷移率變化模型,結(jié)合HSPISE仿真軟件,研究TSV矩陣誘發(fā)應(yīng)力對(duì)三維集成電路中SRAM電路單元的可靠性能的影響。根據(jù)TSV誘發(fā)應(yīng)力對(duì)SRAM電路的靜態(tài)噪聲容限(SNM)的影響,來(lái)對(duì)TSV矩陣結(jié)構(gòu)的SRAM電路中的各個(gè)單元進(jìn)行排布優(yōu)化,使得電路單元的可靠性能有所提升。
【關(guān)鍵詞】：矩陣 應(yīng)力 遷移率 器件 SRAM
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類號(hào)】：TP333
【目錄】：

• 摘要5-6
• ABSTRACT6-11
• 符號(hào)對(duì)照表11-12
• 縮略語(yǔ)對(duì)照表12-15
• 第一章 緒論15-23
• 1.1 基于硅通孔（TSV）三維集成技術(shù)的發(fā)展15-19
• 1.2 基于TSV的三維集成電路的可靠性19-20
• 1.3 論文研究?jī)?nèi)容及組織結(jié)構(gòu)20-23
• 第二章 三維集成中TSV誘發(fā)應(yīng)力引起的可靠性問(wèn)題23-31
• 2.1 TSV互連技術(shù)23-26
• 2.1.1 TSV的結(jié)構(gòu)23-25
• 2.1.2 TSV制造工藝25-26
• 2.2 TSV誘發(fā)應(yīng)力26-28
• 2.3 誘發(fā)應(yīng)力對(duì)可靠性的影響28-31
• 2.3.1 界面分離28-29
• 2.3.2 應(yīng)力對(duì)遷移率的影響29-30
• 2.3.3 應(yīng)力會(huì)產(chǎn)生電遷移30-31
• 第三章 TSV誘發(fā)應(yīng)力引起的遷移率變化模型31-43
• 3.1 單個(gè)TSV誘發(fā)應(yīng)力分布及引起遷移率變化的模型31-32
• 3.2 TSV矩陣應(yīng)力分布解析模型及遷移率變化模型32-39
• 3.2.1 TSV矩陣應(yīng)力排列及其應(yīng)力分布模型32-35
• 3.2.2 TSV矩陣引起的遷移率變化模型35-39
• 3.3 基于TSV矩陣遷移率變化解析模型分析與討論39-42
• 3.4 總結(jié)42-43
• 第四章 TSV誘發(fā)應(yīng)力對(duì)器件性能的影響分析43-59
• 4.1 TSV誘發(fā)應(yīng)力對(duì)MOS管的影響43-51
• 4.1.1 遷移率與MOS管電流的理論關(guān)系43-44
• 4.1.2 應(yīng)力對(duì)鄰近MOS器件性能影響的仿真44-47
• 4.1.3 分析與討論47-51
• 4.2 TSV誘發(fā)應(yīng)力對(duì)反相器性能的影響51-56
• 4.2.1 遷移率與反向器上升、下降延遲的關(guān)系51-52
• 4.2.2 TSV矩陣誘發(fā)應(yīng)力引起的遷移率變化對(duì)反相器性能的影響52-54
• 4.2.3 TSV矩陣誘發(fā)應(yīng)力對(duì)反相器性能的影響分析與討論54-56
• 4.3 MOS器件的布局優(yōu)化分析56-57
• 4.4 總結(jié)57-59
• 第五章 基于TSV誘發(fā)應(yīng)力引起的遷移率變化模型及對(duì)SRAM性能分析59-73
• 5.1 基于TSV技術(shù)的SRAM59-63
• 5.1.1 三維集成中的SRAM59-60
• 5.1.2 SRAM工作原理60-63
• 5.2 TSV誘發(fā)應(yīng)力對(duì)SRAM性能影響分析63-68
• 5.2.1 遷移率對(duì)SNM的影響64-65
• 5.2.2 遷移率對(duì)寫(xiě)噪聲容限的影響65-66
• 5.2.3 遷移率對(duì)讀噪聲容限的影響66-68
• 5.3 應(yīng)力對(duì)SRAM的性能影響68-70
• 5.4 基于TSV誘發(fā)應(yīng)力對(duì)電路性能的影響優(yōu)化排布70-71
• 5.5 總結(jié)71-73
• 第六章 總結(jié)與展望73-77
• 6.1 總結(jié)73-75
• 6.2 展望75-77
• 致謝77-79
• 參考文獻(xiàn)79-83
• 作者簡(jiǎn)介83-84

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前1條

1 趙璋;童志義;;3D-TSV技術(shù)——延續(xù)摩爾定律的有效通途[J];電子工業(yè)專用設(shè)備;2011年03期

，

本文編號(hào)：546130