本文關(guān)鍵詞：八位微控制器的設(shè)計

  更多相關(guān)文章： 微控制器 Verilog HDL 現(xiàn)場可編程門陣列

【摘要】：8位微控制器簡稱MCU是將時鐘、定時器、ROM/RAM、寄存器組、算術(shù)邏輯單元ALU、系統(tǒng)指針SP、I/O端口等集成在一個芯片上的微型計算機系統(tǒng)。它主要在智能測控、機器自動化、通訊等領(lǐng)域應(yīng)用廣泛。 本文通過對MCS-51體系的結(jié)構(gòu)、系統(tǒng)的時序以及其指令集的學(xué)習(xí)與深入研究,設(shè)計出一個兼容51MCU指令集的8位微處理器。 本文設(shè)計的8位微處理器采用自頂向下的設(shè)計方法,對每層每個模塊逐步的細化,在quartus II軟件中通過Verilog HDL語言來完成算術(shù)邏輯單元ALU、譯碼器、時鐘、RAM/ROM、串行口、計數(shù)器、中斷等模塊的設(shè)計,并利用modelsim來對各模塊進行仿真驗證,而且添加了IIC總線。 最后,利用modelsim來對所設(shè)計的8位微處理器進行整體的仿真與驗證。
【關(guān)鍵詞】：微控制器 Verilog HDL 現(xiàn)場可編程門陣列
【學(xué)位授予單位】：西北大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2014
【分類號】：TP332
【目錄】：

• 摘要3-4
• Abstract4-5
• 目錄5-7
• 第一章 緒論7-12
• 1.1 微控制器的發(fā)展和意義7-8
• 1.2 微控制器的設(shè)計技術(shù)8-10
• 1.3 FPGA平臺的簡介10
• 1.4 論文結(jié)構(gòu)及主要研究內(nèi)容10-12
• 第二章 微控制器的結(jié)構(gòu)12-24
• 2.1 微控制器的體系結(jié)構(gòu)12-13
• 2.2 微控制器的寄存器13-15
• 2.3 微控制器的指令集設(shè)計15-23
• 2.4 小結(jié)23-24
• 第三章 微控制器的各功能模塊設(shè)計24-46
• 3.1 譯碼器設(shè)計24-26
• 3.2 算術(shù)邏輯單元設(shè)計26-31
• 3.3 定時器設(shè)計31-36
• 3.4 存儲器設(shè)計36-40
• 3.5 中斷設(shè)計40-45
• 3.6 小結(jié)45-46
• 第四章 微控制器接口的設(shè)計46-59
• 4.1 微控制器的外圍I/O口的設(shè)計46-48
• 4.2 串行口的設(shè)計48-53
• 4.3 IIC總線的設(shè)計53-58
• 4.4 小結(jié)58-59
• 第五章 基于FPGA平臺的微控制器系統(tǒng)功能仿真和驗證59-73
• 5.1 基于FPGA平臺的MCU仿真和驗證流程59-60
• 5.2 MCU中各個IP模塊的仿真60-70
• 5.3 微控制器整體驗證70-72
• 5.4 小結(jié)72-73
• 第六章 總結(jié)73-74
• 參考文獻74-77
• 致謝77

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前10條

1 王長宏 ,陳朝陽 ,鄒雪城 ,應(yīng)建華;Verilog HDL設(shè)計實例及其仿真與綜合[J];電子工程師;2001年12期

2 路永坤;用VerilogHDL實現(xiàn)I~2C總線功能[J];電子技術(shù)應(yīng)用;2004年04期

3 楊海鋼;孫嘉斌;王慰;;FPGA器件設(shè)計技術(shù)發(fā)展綜述[J];電子與信息學(xué)報;2010年03期

4 張俊謨;;單片機的發(fā)展與應(yīng)用[J];電子制作;2007年08期

5 王瑞;游志宇;杜楊;王軍;;MC8051單片機IP核的FPGA實現(xiàn)與應(yīng)用[J];電子設(shè)計工程;2009年01期

6 張有志,孫科;一種基于FPGA的微處理器系統(tǒng)[J];山東大學(xué)學(xué)報(工學(xué)版);2003年04期

7 須國宗,梁洪昌,黃煥章;Verilog-HDL在數(shù)字ASIC設(shè)計上的應(yīng)用[J];微處理機;1996年01期

8 祁曉磊;蔡學(xué)良;孫德瑋;;用Verilog HDL進行FPGA設(shè)計的原則與方法[J];電子測試;2008年03期

9 徐慧;王金海;王巍;;基于FPGA的8051IP核的設(shè)計與實現(xiàn)[J];計算機技術(shù)與發(fā)展;2009年03期

10 袁本榮 ,劉萬春 ,賈云得 ,朱玉文;用Verilog HDL進行FPGA設(shè)計的一些基本方法[J];微計算機信息;2004年06期

，

本文編號：533596