本文關(guān)鍵詞：基于AMBA總線協(xié)議的增強型DMA控制器的設(shè)計

  更多相關(guān)文章： DMA控制器 數(shù)據(jù)傳輸 AMBA 片上系統(tǒng) 現(xiàn)場可編程門陣列

【摘要】：隨著計算機技術(shù)的迅猛發(fā)展,應(yīng)用設(shè)備之間數(shù)據(jù)交換量和交換頻率不斷增大,這對內(nèi)存的訪問效率提出了更高的要求。直接數(shù)據(jù)存取(Direct Memory Access, DMA)技術(shù)是一種不消耗處理器資源的可靠的數(shù)據(jù)傳輸方法。目前,大規(guī)模集成電路片上系統(tǒng)(System on Chip, SoC)大多會采用DMA技術(shù),而且通道數(shù)目也越來越多。隨著半導(dǎo)體工藝的高速發(fā)展,很多廠家甚至直接生產(chǎn)DMA控制器的IP (Intellectual Property)核。DMA技術(shù)在SoC系統(tǒng)中的地位越來越重要,是內(nèi)核和外部設(shè)備間數(shù)據(jù)交換的紐帶,能夠極大提高SoC系統(tǒng)的運行效率,所以設(shè)計一款功能強大的兼容性較好的DMA控制器IP核是非常必要的。本文主要以SoC中存儲器訪問為研究主題,深入分析了目前國內(nèi)外內(nèi)存訪問的發(fā)展趨勢，研究了SoC系統(tǒng)和AMBA (Advanced Microcontroller Bus Architecture)總線協(xié)議,合理地運用DMA技術(shù),完成了基于AMBA總線協(xié)議的增強型DMA控制器的設(shè)計。本文設(shè)計的DMA控制器有16個通道,每個通道支持31個硬觸發(fā)請求和1個軟觸發(fā)請求。與一般DMA控制器不同,本DMA控制器的通道參數(shù)基于RAM存儲,而且支持鏈接傳輸。本文闡述了DMA控制器的整體功能、性能和結(jié)構(gòu),詳細描述了DMA控制器每個功能模塊的設(shè)計,包括功能模塊中的核心邏輯、關(guān)鍵狀態(tài)機等。在SoC系統(tǒng)驗證平臺下,對DMA控制器進行功能仿真驗證；在SMIC的0.13μm工藝庫下進行綜合,DMA控制器AHB (Advanced High Performance Bus)總線時鐘頻率能達到333MHz,面積為257904μm2；最后在Xilinx公司的Virtex7系列xc7vx485t-2ffgl761開發(fā)板上對設(shè)計進行FPGA板級驗證。經(jīng)過驗證,DMA控制器功能完善,性能可靠,完全達到設(shè)計的功能和性能要求,可以應(yīng)用在SoC系統(tǒng)中,實現(xiàn)存儲器間數(shù)據(jù)搬移操作,吞吐率可達5.3Gbps,極大地提高系統(tǒng)的工作效率。
【關(guān)鍵詞】：DMA控制器 數(shù)據(jù)傳輸 AMBA 片上系統(tǒng) 現(xiàn)場可編程門陣列
【學(xué)位授予單位】：東南大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2016
【分類號】：TP336;TP332
【目錄】：

• 摘要4-5
• ABSTRACT5-8
• 第一章 緒論8-14
• 1.1 研究背景與意義8
• 1.2 國內(nèi)外研究現(xiàn)狀8-10
• 1.3 研究內(nèi)容與設(shè)計指標10-11
• 1.3.1 研究內(nèi)容10-11
• 1.3.2 設(shè)計指標11
• 1.4 論文結(jié)構(gòu)11-14
• 第二章 相關(guān)技術(shù)分析14-22
• 2.1 AMBA總線協(xié)議14-19
• 2.1.1 AHB總線架構(gòu)14-17
• 2.1.2 APB總線架構(gòu)17-19
• 2.2 DMA技術(shù)19-20
• 2.3 DMA控制器與AMBA總線的關(guān)系20
• 2.4 本章小結(jié)20-22
• 第三章 DMA控制器的系統(tǒng)結(jié)構(gòu)22-32
• 3.1 DMA控制器的整體架構(gòu)及模塊分析22-23
• 3.2 參數(shù)RAM和寄存器組23-26
• 3.3 DMA控制器的傳輸特性26-30
• 3.3.1 DMA的初始化與啟動26
• 3.3.2 DMA傳輸類型26-30
• 3.3.3 DMA操作30
• 3.4 本章小結(jié)30-32
• 第四章 DMA控制器的硬件設(shè)計與實現(xiàn)32-48
• 4.1 DMA控制器整體架構(gòu)設(shè)計32
• 4.2 APB從機接口模塊設(shè)計32-33
• 4.3 通道控制模塊設(shè)計33-38
• 4.3.1 參數(shù)RAM34
• 4.3.2 RAM控制器34-36
• 4.3.3 通道觸發(fā)譯碼36-38
• 4.4 傳輸控制模塊設(shè)計38-44
• 4.4.1 主控模塊設(shè)計38-42
• 4.4.2 地址產(chǎn)生邏輯設(shè)計42-44
• 4.5 中斷控制模塊設(shè)計44-45
• 4.6 AHB主機接口模塊設(shè)計45-47
• 4.7 本章小結(jié)47-48
• 第五章 驗證及結(jié)果分析48-60
• 5.1 功能仿真48-50
• 5.2 邏輯綜合50-54
• 5.3 FPGA驗證54-58
• 5.3.1 FPGA驗證平臺54-55
• 5.3.2 FPGA驗證流程55-58
• 5.4 本章小結(jié)58-60
• 第六章 總結(jié)與展望60-62
• 6.1 總結(jié)60
• 6.2 展望60-62
• 參考文獻62-64
• 致謝64-66
• 攻讀碩士學(xué)位期間發(fā)表的成果66

【參考文獻】

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前5條

1 胡景華;基于AXI總線的SoC架構(gòu)設(shè)計與分析[D];上海交通大學(xué);2013年

2 陸沈敏;基于FPGA的電流比較儀式電橋[D];上海交通大學(xué);2013年

3 耿劍波;基于AMBA總線的DMA模塊的設(shè)計與驗證[D];西安電子科技大學(xué);2013年

4 劉洪濤;基于AMBA總線的DES/3_DES算法IP核的研究與設(shè)計[D];湖南大學(xué);2011年

5 夏柯柯;嵌入式數(shù)字視頻解碼系統(tǒng)設(shè)計與實現(xiàn)[D];南京理工大學(xué);2006年

，

本文編號：530098