本文關(guān)鍵詞：基于FPGA的高速串行數(shù)據(jù)傳輸?shù)脑O(shè)計(jì)與實(shí)現(xiàn)

  更多相關(guān)文章： FPGA USB 3.0 DDR2 SDRAM PCI-E 高速數(shù)據(jù)傳輸

【摘要】：針對(duì)不同項(xiàng)目的需求,本文設(shè)計(jì)了兩個(gè)高速接口。某信號(hào)處理機(jī)在傳送數(shù)據(jù)時(shí)對(duì)傳輸速度有很高的要求。USB 3.0接口在市場(chǎng)上已經(jīng)廣泛普及,并且具有即插即用、傳輸速度快、兼容性強(qiáng)等優(yōu)點(diǎn),最大傳輸速度可達(dá)5Gbps。在此背景下,本文首先設(shè)計(jì)了以FPGA為控制中心、DDR2 SDRAM為數(shù)據(jù)緩存、USB 3.0接口作為與計(jì)算機(jī)進(jìn)行數(shù)據(jù)通信接口的高速數(shù)據(jù)傳輸電路。視頻采集卡是進(jìn)行視頻處理必不可少的硬件設(shè)備,對(duì)數(shù)據(jù)傳輸要求也很高,在研究和分析現(xiàn)有的高速數(shù)據(jù)傳輸接口技術(shù)的前提下,將PCI Express總線技術(shù)作為研究對(duì)象,根據(jù)任務(wù)需求基于FPGA對(duì)PCI Express總線接口進(jìn)行了程序設(shè)計(jì),并在計(jì)算機(jī)上開(kāi)發(fā)了硬件設(shè)備的驅(qū)動(dòng)程序和性能測(cè)試軟件。論文首先對(duì)兩種接口技術(shù)的研究背景、國(guó)內(nèi)外研究現(xiàn)狀和接口協(xié)議進(jìn)行了介紹,然后根據(jù)任務(wù)設(shè)計(jì)要求,分別構(gòu)建了傳輸電路的系統(tǒng)框圖。USB 3.0接口主要工作是設(shè)計(jì)了一種以FPGA內(nèi)部的片上FIFO和DDR2 SDRAM為架構(gòu)的高速緩存器,設(shè)計(jì)了USB 3.0在從FIFO工作模式下的GPIF Ⅱ狀態(tài)機(jī),完成了VHDL控制程序的編寫(xiě)；PCI-E接口主要工作是在FPGA中實(shí)現(xiàn)了PCI-E接口邏輯,通過(guò)PIO設(shè)計(jì)對(duì)內(nèi)部寄存器進(jìn)行讀寫(xiě)操作,驗(yàn)證了PCI-E存儲(chǔ)器讀寫(xiě)以及完成等事務(wù)邏輯。數(shù)據(jù)傳輸使用DMA方式,介紹了DMA引擎模塊的設(shè)計(jì)方法,對(duì)DMA讀寫(xiě)操作的流程進(jìn)行了分析。經(jīng)測(cè)試,USB 3.0接口可以穩(wěn)定的實(shí)現(xiàn)155MB/S的數(shù)據(jù)無(wú)誤差傳輸,解決了數(shù)據(jù)傳輸速度瓶頸；PCI-E接口經(jīng)過(guò)實(shí)際測(cè)試,DMA數(shù)據(jù)傳輸速度能達(dá)到1403MB/s,滿足系統(tǒng)的數(shù)據(jù)傳輸需求。
【關(guān)鍵詞】：FPGA USB 3.0 DDR2 SDRAM PCI-E 高速數(shù)據(jù)傳輸
【學(xué)位授予單位】：天津工業(yè)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2016
【分類號(hào)】：TN791;TP334.7
【目錄】：

• 摘要4-5
• Abstract5-8
• 第一章 緒論8-12
• 1.1 研究背景及意義8
• 1.2 高速接口的國(guó)內(nèi)外研究現(xiàn)狀8-10
• 1.3 論文的主要工作10-12
• 第二章 高速串行通信接口技術(shù)的研究12-24
• 2.1 USB總線接口技術(shù)12-16
• 2.1.1 USB 3.0和USB 2.0對(duì)比12-13
• 2.1.2 USB 3.0傳輸協(xié)議分析13-15
• 2.1.3 USB 3.0應(yīng)用15-16
• 2.2 PCI-E總線技術(shù)16-23
• 2.2.1 PCI Express總線系統(tǒng)結(jié)構(gòu)16-18
• 2.2.2 PCI-E設(shè)備配置空間18-19
• 2.2.3 PCI-E總線層次結(jié)構(gòu)19-20
• 2.2.4 PCI Express總線的事務(wù)層20-23
• 2.3 本章小結(jié)23-24
• 第三章 基于FPGA的USB接口的設(shè)計(jì)與實(shí)現(xiàn)24-46
• 3.1 系統(tǒng)硬件整體方案設(shè)計(jì)24-25
• 3.2 USB 3.0接口設(shè)計(jì)25-28
• 3.2.1 USB控制芯片的選擇25-26
• 3.2.2 USB 3.0硬件電路設(shè)計(jì)26-28
• 3.3 DDR2 SDRAM接口設(shè)計(jì)28-31
• 3.3.1 DDR2芯片選型29-30
• 3.3.2 DDR2硬件電路設(shè)計(jì)30-31
• 3.4 FPGA的選型31
• 3.5 系統(tǒng)流設(shè)計(jì)實(shí)現(xiàn)31-44
• 3.5.1 時(shí)鐘模塊設(shè)計(jì)32-33
• 3.5.2 數(shù)據(jù)源模塊設(shè)計(jì)33-34
• 3.5.3 DDR2 SDRAM控制器設(shè)計(jì)34-42
• 3.5.4 USB控制設(shè)計(jì)42-44
• 3.6 系統(tǒng)整體仿真44-45
• 3.7 本章小結(jié)45-46
• 第四章 基于FPGA的PCI-E接口的設(shè)計(jì)與實(shí)現(xiàn)46-72
• 4.1 PCI-E IP核概述46-55
• 4.1.1 IP核參數(shù)設(shè)置及使用46-49
• 4.1.2 IP核接口介紹49-55
• 4.2 KC705實(shí)現(xiàn)PIO模式設(shè)計(jì)55-58
• 4.3 ML555實(shí)現(xiàn)DMA模式設(shè)計(jì)58-66
• 4.3.1 DMA模式介紹58
• 4.3.2 DMA的原理及設(shè)計(jì)58-64
• 4.3.3 中斷控制64-66
• 4.4 PCI-E驅(qū)動(dòng)設(shè)計(jì)66-70
• 4.4.1 Windriver開(kāi)發(fā)驅(qū)動(dòng)流程66-69
• 4.4.2 PCI-E設(shè)備應(yīng)用開(kāi)發(fā)69-70
• 4.5 本章小結(jié)70-72
• 第五章 高速串行通信接口的測(cè)試與驗(yàn)證72-86
• 5.1 USB3.0接口測(cè)試72-80
• 5.1.1 設(shè)計(jì)測(cè)試環(huán)境72-75
• 5.1.2 USB 3.0實(shí)際測(cè)試75-76
• 5.1.3 DDR2 SDRAM測(cè)試76-77
• 5.1.4 實(shí)際數(shù)據(jù)傳輸測(cè)試77-80
• 5.2 PCI-E接口測(cè)試80-85
• 5.2.1 PIO模式測(cè)試80-82
• 5.2.2 DMA模式測(cè)試82-85
• 5.3 本章小結(jié)85-86
• 第六章 總結(jié)與展望86-88
• 參考文獻(xiàn)88-92
• 發(fā)表論文和參加科研情況92-94
• 致謝94

【相似文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前10條

1 焦鋒,劉群,邢文建;客戶機(jī)/服務(wù)器下的數(shù)據(jù)緩存技術(shù)[J];遼寧工程技術(shù)大學(xué)學(xué)報(bào);2005年02期

2 張馳;李安波;;房產(chǎn)產(chǎn)權(quán)產(chǎn)籍系統(tǒng)中數(shù)據(jù)緩存的應(yīng)用[J];測(cè)繪科學(xué);2009年03期

3 顧榮慶;楊開(kāi)杰;徐汀榮;;分布式數(shù)據(jù)緩存技術(shù)研究[J];計(jì)算機(jī)應(yīng)用與軟件;2011年06期

4 王家堯;王桂玲;張鵬;;基于緩存的復(fù)合數(shù)據(jù)服務(wù)更新優(yōu)化方法[J];微電子學(xué)與計(jì)算機(jī);2013年03期

5 黃世能,奚建清;分布訪問(wèn)環(huán)境中的數(shù)據(jù)緩存體系研究[J];計(jì)算機(jī)工程與科學(xué);2000年06期

6 黃世能,奚建清;分布數(shù)據(jù)緩存體系[J];軟件學(xué)報(bào);2001年07期

7 宋媛媛;徐生林;楊成忠;;基于OPC協(xié)議IO Server的設(shè)計(jì)與實(shí)現(xiàn)[J];工業(yè)控制計(jì)算機(jī);2007年04期

8 周京暉;;數(shù)據(jù)緩存按需同步的設(shè)計(jì)與應(yīng)用[J];軟件;2013年05期

9 王俐;;利用數(shù)據(jù)緩存技術(shù)提升系統(tǒng)性能的探討[J];價(jià)值工程;2012年09期

10 宋宏斌;肖曉強(qiáng);徐明;林磊;;一種城市車(chē)輛網(wǎng)絡(luò)中的數(shù)據(jù)緩存算法[J];計(jì)算機(jī)應(yīng)用;2010年01期

中國(guó)重要會(huì)議論文全文數(shù)據(jù)庫(kù) 前3條

1 石磊;陳曉敏;朱巖;李昆;;基于SDRAM的高速數(shù)據(jù)緩存的FPGA控制實(shí)現(xiàn)[A];第二十三屆全國(guó)空間探測(cè)學(xué)術(shù)交流會(huì)論文摘要集[C];2010年

2 孫凌;高西奇;;FUTURE系統(tǒng)中MT側(cè)RLC層的設(shè)計(jì)與實(shí)現(xiàn)[A];2006北京地區(qū)高校研究生學(xué)術(shù)交流會(huì)——通信與信息技術(shù)會(huì)議論文集（上）[C];2006年

3 蔡海興;符影杰;;基于Windows CE串行通信實(shí)現(xiàn)現(xiàn)場(chǎng)抄表[A];全國(guó)自動(dòng)化新技術(shù)學(xué)術(shù)交流會(huì)會(huì)議論文集（一）[C];2005年

中國(guó)重要報(bào)紙全文數(shù)據(jù)庫(kù) 前6條

1 王志強(qiáng);銀行應(yīng)用系統(tǒng)間的數(shù)據(jù)交換[N];計(jì)算機(jī)世界;2005年

2 陳代壽;網(wǎng)管不言愁[N];中國(guó)計(jì)算機(jī)報(bào);2000年

3 本報(bào)記者 諶力;整合 從實(shí)時(shí)數(shù)據(jù)處理開(kāi)始[N];網(wǎng)絡(luò)世界;2004年

4 易成;平安在上海深圳設(shè)立數(shù)據(jù)中心[N];中國(guó)保險(xiǎn)報(bào);2004年

5 ;數(shù)據(jù)庫(kù)的動(dòng)態(tài)性能調(diào)優(yōu)[N];計(jì)算機(jī)世界;2002年

6 子言 王春秋 本報(bào)記者 姚睿;智能手機(jī)“芯”情報(bào)告[N];計(jì)算機(jī)世界;2003年

中國(guó)博士學(xué)位論文全文數(shù)據(jù)庫(kù) 前3條

1 殷君茹;分布式并行環(huán)境下林地落界數(shù)據(jù)快速統(tǒng)計(jì)技術(shù)研究[D];中國(guó)林業(yè)科學(xué)研究院;2015年

2 韓晶;大數(shù)據(jù)服務(wù)若干關(guān)鍵技術(shù)研究[D];北京郵電大學(xué);2013年

3 苗艷超;數(shù)字視頻服務(wù)關(guān)鍵技術(shù)研究[D];中國(guó)科學(xué)院研究生院（計(jì)算技術(shù)研究所）;2004年

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫(kù) 前10條

1 譚云;數(shù)據(jù)命名網(wǎng)絡(luò)上的一種存儲(chǔ)高效可并行的數(shù)據(jù)名查找方案[D];暨南大學(xué);2015年

2 劉汀枝;基于Coherence的債券數(shù)據(jù)緩存服務(wù)系統(tǒng)設(shè)計(jì)[D];復(fù)旦大學(xué);2014年

3 張唯唯;基于GPU的高性能計(jì)算研究與應(yīng)用[D];南京航空航天大學(xué);2015年

4 高沛霖;基于web和GPRS的開(kāi)放式霧霾監(jiān)測(cè)系統(tǒng)[D];解放軍信息工程大學(xué);2015年

5 蔣沅嵩;基于PCIe接口的通用信號(hào)處理模塊設(shè)計(jì)與實(shí)現(xiàn)[D];北京理工大學(xué);2016年

6 杜月;面向雷達(dá)應(yīng)用的粗粒度可重構(gòu)處理器中數(shù)據(jù)緩存結(jié)構(gòu)設(shè)計(jì)[D];東南大學(xué);2015年

7 李炳;面向農(nóng)業(yè)工廠化生產(chǎn)過(guò)程數(shù)據(jù)平臺(tái)優(yōu)化研究[D];浙江理工大學(xué);2016年

8 孔亮;民航機(jī)場(chǎng)通用航班信息顯示系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D];西南交通大學(xué);2016年

9 金巖;基于GIS的數(shù)據(jù)展示平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn)[D];山東大學(xué);2016年

10 吳長(zhǎng)坤;基于FPGA的高速串行數(shù)據(jù)傳輸?shù)脑O(shè)計(jì)與實(shí)現(xiàn)[D];天津工業(yè)大學(xué);2016年

，

本文編號(hào)：516199