本文關(guān)鍵詞：YHFT-XDSP高性能浮點(diǎn)ALU的設(shè)計(jì)優(yōu)化與驗(yàn)證，由筆耕文化傳播整理發(fā)布。

【摘要】：以浮點(diǎn)計(jì)算為主的高性能科學(xué)計(jì)算已成為科技進(jìn)步的重要推動力,但浮點(diǎn)計(jì)算性能仍然是高性能通用DSP的重要瓶頸,研制具有高浮點(diǎn)計(jì)算性能的通用DSP具有重要意義。本課題來源于64位多核YHFT-XDSP,主頻為1.25GHz。本文設(shè)計(jì)的浮點(diǎn)ALU單元是YHFT-XDSP的關(guān)鍵運(yùn)算部件,其實(shí)現(xiàn)的31條浮點(diǎn)指令占該DSP浮點(diǎn)指令總數(shù)的70%,而且實(shí)現(xiàn)結(jié)構(gòu)較為復(fù)雜。據(jù)S.F.Oberman的研究顯示,該類單元計(jì)算量占處理器浮點(diǎn)計(jì)算總量55%以上,對整個(gè)DSP的浮點(diǎn)運(yùn)算性能起著關(guān)鍵作用。本文的研究工作主要圍繞浮點(diǎn)ALU單元的設(shè)計(jì)、實(shí)現(xiàn)、優(yōu)化和驗(yàn)證等,主要工作和創(chuàng)新點(diǎn)如下:1、設(shè)計(jì)了浮點(diǎn)ALU單元的指令集和總體結(jié)構(gòu)。針對YHFT-XDSP的性能要求,對應(yīng)用算法進(jìn)行了研究,設(shè)計(jì)了浮點(diǎn)ALU單元的指令集和總體結(jié)構(gòu)。通過對指令實(shí)現(xiàn)算法分析,我們將浮點(diǎn)ALU單元指令分為浮點(diǎn)加法、浮點(diǎn)轉(zhuǎn)換、查表操作和特殊運(yùn)算四大類,采用四個(gè)模塊實(shí)現(xiàn)。2、完成了浮點(diǎn)ALU單元的詳細(xì)設(shè)計(jì)和實(shí)現(xiàn)。研究了當(dāng)前主流的雙通路浮點(diǎn)加法算法,通過對現(xiàn)有單通路浮點(diǎn)加法器進(jìn)行精簡、雙通路改造、邏輯調(diào)整和流水站的重新劃分,實(shí)現(xiàn)了優(yōu)化的低延遲3級流水浮點(diǎn)加法模塊;單獨(dú)設(shè)計(jì)實(shí)現(xiàn)了浮點(diǎn)轉(zhuǎn)換模塊,使浮點(diǎn)轉(zhuǎn)換指令和浮點(diǎn)ALU單元的整體性能得到很大提升;同時(shí)還完成了查表操作模塊、特殊運(yùn)算模塊的結(jié)構(gòu)設(shè)計(jì)和實(shí)現(xiàn)。3、對浮點(diǎn)ALU單元進(jìn)行了時(shí)序和面積的優(yōu)化與綜合。初始的RTL實(shí)現(xiàn)在時(shí)序和性能方面并未達(dá)到Y(jié)HFT-XDSP的設(shè)計(jì)要求,我們通過結(jié)構(gòu)調(diào)整、分站處理、邏輯復(fù)用與預(yù)測、低功耗等方面對單元進(jìn)行優(yōu)化,綜合結(jié)果證明,浮點(diǎn)ALU單元的最終性能和面積達(dá)到了設(shè)計(jì)要求。在40nm工藝下綜合,滿足450ps時(shí)鐘約束,關(guān)鍵路徑延時(shí)相比上一代芯片和XDSP分別減少了30.6%和8.7%,電路總面積31348.1615。4、對浮點(diǎn)ALU單元進(jìn)行了全面的功能驗(yàn)證。為保證該單元功能的正確性,我們運(yùn)用了模擬驗(yàn)證、形式化驗(yàn)證和硬件仿真等多種驗(yàn)證方法,通過各層次的功能點(diǎn)與隨機(jī)數(shù)驗(yàn)證、程序測試、完備性檢查、等效性檢查、ATEC模型檢驗(yàn)和硬件仿真等驗(yàn)證手段,極大的保證了設(shè)計(jì)功能的正確性,達(dá)到了流片前的驗(yàn)證要求。
【關(guān)鍵詞】：浮點(diǎn) ALU 設(shè)計(jì) 優(yōu)化 綜合 驗(yàn)證
【學(xué)位授予單位】：國防科學(xué)技術(shù)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2014
【分類號】：TP332

  本文關(guān)鍵詞：YHFT-XDSP高性能浮點(diǎn)ALU的設(shè)計(jì)優(yōu)化與驗(yàn)證，，由筆耕文化傳播整理發(fā)布。

本文編號：471239