發(fā)布時間：2017-06-14 03:00

  本文關鍵詞：基于Hyperlynx的EMIF接口信號完整性實現(xiàn)，由筆耕文化傳播整理發(fā)布。

【摘要】：External Memory Interface(EMIF),即外部存儲器借口,它是TI公司開發(fā)的TMS系列DSP器件的接口之一。EMIF通常可以實現(xiàn)不同類型存儲器如DDR-RAM、Flash RAM、SRAM和數(shù)字信號處理器間的連接。FPGA和EMIF連接,可以使前者等同于高速數(shù)據傳輸、處理或協(xié)同處理接口。隨著高速時代的到來,信號完整性問題困擾著每位工程師。雖然EMIF接口的信號完整性實現(xiàn)難度不像傳統(tǒng)的高速信號,諸如:DDR2、DDR3、QPI、PCIE、USB2.0、USB3.0等那樣復雜。但是,在通信板卡中,隨著EMIF接口上串聯(lián)的DSP數(shù)量的增多,加上PCB的走線長度越來越長(板子尺寸越來越大),整個板子中電磁環(huán)境的惡化,對其信號完整性的研究,變得非常必要而緊迫,這也是本文研究的意義所在。本文概要地介紹了EMIF接口的基本概念和屬性、信號完整性(SI)的相關概念、傳輸線基本理論。詳盡的闡述了如何使用Hyperlynx軟件和IBIS模型對EMIF接口進行仿真,建立其拓撲結構,最終在PCB上得以實現(xiàn),并與實測結果進行比對。
【關鍵詞】：EMIF 信號完整性 傳輸線 反射 仿真
【學位授予單位】：上海交通大學
【學位級別】：碩士
【學位授予年份】：2015
【分類號】：TP334.7
【目錄】：

• 摘要3-4
• ABSTRACT4-8
• 第1章 緒論8-15
• 1.1 研究背景8-12
• 1.1.1 EMIF接口介紹8-11
• 1.1.2 信號完整性的基本概念11-12
• 1.2 國內外研究現(xiàn)狀12-13
• 1.2.1 EMIF接口的研究現(xiàn)狀12
• 1.2.2 SI的研究現(xiàn)狀12-13
• 1.3 本文的研究內容和章節(jié)安排13-15
• 第2章 信號完整性分析15-24
• 2.1 信號完整性的基本概念15
• 2.2 信號完整性的引發(fā)因素15-19
• 2.2.1 反射15-16
• 2.2.2 串擾16
• 2.2.3 過沖和下沖16-17
• 2.2.4 振鈴17-18
• 2.2.5 信號延遲18
• 2.2.6 電磁兼容性18-19
• 2.2.7 地彈19
• 2.3 信號的串擾分析19-23
• 2.3.1 近端串擾20-22
• 2.3.2 遠端串擾22-23
• 2.4 本章小結23-24
• 第3章 傳輸線理論24-31
• 3.1 傳輸線理論的實質24-25
• 3.2 傳輸線的基本性能參數(shù)25-26
• 3.3 傳輸線的種類26-30
• 3.3.1 同軸線26-27
• 3.3.2 微帶傳輸線27-28
• 3.3.3 差分傳輸線28-29
• 3.3.4 LVDS差分傳輸線29
• 3.3.5 均勻傳輸線方程29-30
• 3.4 本章小結30-31
• 第4章 IBIS模型和Hyperlynx軟件介紹31-44
• 4.1 IBIS模型的介紹31-38
• 4.1.1 什么是IBIS31-32
• 4.1.2 IBIS輸入輸出模型的結構以及Buffer的五大核心元素32-34
• 4.1.3 pull-up和pull-down電路34
• 4.1.4 鉗位電路34-35
• 4.1.5 C_comp35
• 4.1.6 R_pkg/L_pkg/C_pkg35-36
• 4.1.7 IBIS模型與SPICE模型比較36-37
• 4.1.8 IBIS模型的驗證37-38
• 4.2 Hyperlynx軟件介紹38-43
• 4.2.1 Line Sim工具38
• 4.2.2 Board Sim的應用過程38-39
• 4.2.3 使用linesim仿真反射以及振鈴現(xiàn)象39-43
• 4.3 本章小結43-44
• 第5章 信號完整性的解決方案和仿真分析44-57
• 5.1 抑制反射的解決方案—端接技術44-49
• 5.1.1 串聯(lián)電阻源端匹配44-45
• 5.1.2 并聯(lián)電阻終端匹配45-46
• 5.1.3 戴維寧終端匹配46
• 5.1.4 RC終端匹配46-47
• 5.1.5 二極管匹配47-48
• 5.1.6 多負載的端接48-49
• 5.2 端接技術的仿真分析49-51
• 5.3 串擾的仿真分析51-55
• 5.3.1 電流流向對串擾的影響52-53
• 5.3.2 線間距與平行走線長度對串擾大小的影響53-54
• 5.3.3 干擾源信號頻率對串擾的影響54
• 5.3.4 地平面對串擾的影響54-55
• 5.3.5 串擾小結55
• 5.4 本章小結55-57
• 第6章 基于Hypelynx的EMIF接口信號完整性實現(xiàn)57-78
• 6.1 RRU板卡介紹57-58
• 6.2 EMIF接口介紹PCB和疊層設計58-61
• 6.2.1 EMIF接口電路介紹58-59
• 6.2.2 PCB疊層設計59-61
• 6.3 SI基本問題的抑制61
• 6.4 布線前拓撲設計和仿真61-75
• 6.4.1 地址信號62-69
• 6.4.2 數(shù)據信號69-75
• 6.5 PCB回板測試75-77
• 6.6 PCB單板在整機環(huán)境中的表現(xiàn)77
• 6.7 本章小結77-78
• 第7章 總結和展望78-79
• 7.1 全文總結78
• 7.2 研究展望78-79
• 參考文獻79-81
• 致謝81-82
• 攻讀碩士學位期間已發(fā)表或錄用的論文82-84

【參考文獻】

中國期刊全文數(shù)據庫 前4條

1 石章如;IBIS模型的仿真研究與應用分析[J];武漢理工大學學報(信息與管理工程版);2005年05期

2 張艷麗,安琪,王硯方;基于PCB仿真的高速時鐘電路設計研究[J];計算機仿真;2004年09期

3 張磊,雷震,劉海波,林哲輝;高速電路設計和信號完整性分析[J];電子技術應用;2001年06期

4 路宏敏,傅君眉,朱滿座,梁昌洪;短傳輸線的串擾響應分析[J];西安交通大學學報;2000年06期

  本文關鍵詞：基于Hyperlynx的EMIF接口信號完整性實現(xiàn)，，由筆耕文化傳播整理發(fā)布。

本文編號：448259