嵌入式存儲器因其高帶寬、低功耗、硅面積開銷小等優(yōu)點(diǎn)被廣泛應(yīng)用于片上系統(tǒng)(SoC),預(yù)計(jì)在2014年,嵌入式存儲器在SoC中的硅面積占有率將會達(dá)到94%。由于應(yīng)用嵌入式存儲器的系統(tǒng)對可靠性的要求很高,因此研究嵌入式存儲器的自測試和自修復(fù)技術(shù)具有重要的意義和實(shí)用價值。 本文首先介紹了嵌入式存儲器及其內(nèi)建自測試和內(nèi)建自修復(fù)技術(shù)的研究背景、意義和基本原理,總結(jié)了本課題的國內(nèi)外研究現(xiàn)狀和發(fā)展前景;闡述了存儲器內(nèi)建自修復(fù)系統(tǒng)的設(shè)計(jì)過程,改進(jìn)了基于一維冗余塊結(jié)構(gòu)的修復(fù)策略,在沒有額外增加冗余資源的情況下,改進(jìn)后的修復(fù)策略可以提高存儲器的修復(fù)率(即被修復(fù)的存儲單元個數(shù)與故障存儲單元個數(shù)的比值),通過16×32比特靜態(tài)隨機(jī)存取存儲器(SRAM)內(nèi)建自修復(fù)系統(tǒng)電路仿真,驗(yàn)證了該修復(fù)策略的可行性和具有高的修復(fù)率;提出了一種改進(jìn)的基于線性反饋移位寄存器(LFSR)設(shè)計(jì)的地址生成器,并由此設(shè)計(jì)一種基于LFSR和March MSL測試算法設(shè)計(jì)的存儲器內(nèi)建自測試電路,仿真結(jié)果驗(yàn)證了該電路具有速度快,面積開銷小和復(fù)用性強(qiáng)等優(yōu)點(diǎn)。 以上設(shè)計(jì)電路已用超高速集成電路硬件描述語言(VHDL)編碼實(shí)現(xiàn),在Xilinx...

【文章頁數(shù)】：75 頁

【學(xué)位級別】：碩士

【部分圖文】：

圖3.8基于編碼方式的SRAM的時序仿真結(jié)果

圖3.8基于編碼方式的SRAM的時序仿真結(jié)果wr和rd信號是對存儲器的寫入和讀出控制信號，都是高有效。訪問存儲器的地址被包括行地址（row_addr）和行組地址（row_bank）兩部分。從仿真結(jié)果可以看出此存儲器的功能完全正....

圖3.9地址生成器的時序仿真圖

圖3.8基于編碼方式的SRAM的時序仿真結(jié)果wr和rd信號是對存儲器的寫入和讀出控制信號，都是高有效。訪問存儲器的地址被包括行地址（row_addr）和行組地址（row_bank）兩部分。從仿真結(jié)果可以看出此存儲器的功能完全正....

圖3.10MBIST控制器和地址生成器連接后的部分時序仿真圖

圖3.10MBIST控制器和地址生成器連接后的部分時序仿真圖仿真結(jié)果顯示MBIST控制器可以正確控制MarchC＋算法中的march元素和地址生成器的時序，以完成存儲器的檢測。（4）MBIST的故障測試結(jié)果的時序仿真由于故障建模不是本文研究的重點(diǎn)，所以存儲器電....

圖3.11MBIST電路檢測到故障的仿真波形

圖3.11MBIST電路檢測到故障的仿真波形（5）存儲器自修復(fù)系統(tǒng)電路修復(fù)結(jié)果的時序仿真在MBIST檢測和診斷到故障單元的同時將故障地址寫入到故障位圖。MBIST模塊完成測試后將test_stop信號輸出置1，同時repair<sub>s<....

本文編號：4047391